特許
J-GLOBAL ID：200903012591404230
ノ-ア型半導体メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-371438
公開番号（公開出願番号）：特開平11-250685
出願日： 1998年12月25日
公開日（公表日）： 1999年09月17日
要約：
【要約】【課題】 センシング能力を向上させることができる非揮発性半導体メモリ装置を提供することを目的とする。【解決手段】 複数のメモリセルブロックを有し、各メモリセルブロックはビットラインを含むメモリセルアレー100と、複数のディコーディング信号を発生する列ディコーダ200と、複数の第1バイアス/接地選択信号を発生する第1バイアス/接地選択制御回路400と、複数のビットラインのバイアス条件を判断するための第1バイアス/接地選択回路500と、複数の第2バイアス/接地選択信号を発生する第2バイアス接地選択制御回路420と、第2選択信号に応じて他のグループの複数のビットラインのバイアス条件を判断するための第2バイアス/接地選択回路と520を含む。
請求項（抜粋）：
複数のメモリセルブロックを有し、前記各メモリセルブロックはビットラインを含むメモリセルアレーと、複数のアドレス信号に応じて複数のディコーディング信号を発生する列ディコーダと、1つのグループの複数のビットラインのバイアス条件を決定する複数の第1選択信号を発生する第1選択制御回路と、前記第1選択制御回路から発生された前記第1選択信号に応じて1つのグループの複数のビットラインのバイアス条件を判断するための第1選択回路と、1つのグループの複数のビットラインのバイアス条件を決定するための複数の第2選択信号を発生する第1選択制御回路と、前記第2選択制御回路から発生される第2選択信号に応じて他のグループの複数のビットラインのバイアス条件を判断するための第2選択回路を含むことを特徴とする半導体メモリ装置。
IPC (2件)：
FI (2件)：
G11C 17/00 304 B
, G11C 17/00 622 A
