特許
J-GLOBAL ID：200903012655950293
ラッチ機能付きレベルシフタ回路
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
志賀 正武 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-046454
公開番号（公開出願番号）：特開平9-244585
出願日： 1996年03月04日
公開日（公表日）： 1997年09月19日
要約：
【要約】【課題】 ドライブ能力が高く、かつ、より少ないトランジスタで構成することができるばかりでなく、液晶表示装置のドライバICのレイアウトにおいてローの数を削減することができるラッチ機能付きレベルシフタ回路を提供すること。【解決手段】 クロック信号φが「1」(反転クロック信号*φが「0」)の時3ステートインバータ10aには、NchFET1のゲートに入力される電圧VL 系のデジタル信号を反転した、電圧VH 系のデジタル信号が入力され、3ステートインバータ10aは、入力された信号をさらに反転して出力する。また、クロック信号φが「0」になると、3ステートインバータ10aはハイインピーダンス状態となり、インバータ20と3ステートインバータ10bとにより形成されるループによってクロック信号φが「0」になる直前の出力状態を保持する。
請求項（抜粋）：
2値デジタル信号である制御信号が入力され、該制御信号がハイレベルの時、外部から入力される第1レベルのデジタル信号を該第1レベルよりも高いレベルである第2レベルのデジタル信号に変換して出力するレベル変換手段と、前記制御信号が入力され、該制御信号がハイレベルの時、前記レベル変換手段から出力される第2レベルのデジタル信号の論理を反転して外部へ出力する第1の論理反転手段と、前記第1の論理反転手段から出力される第2レベルのデジタル信号を反転する第2の論理反転手段と、前記制御信号が入力され、該制御信号がローレベルの時、前記第2の論理反転手段から出力される第2レベルのデジタル信号を前記第1の論理反転手段の出力へ出力する第3の論理反転手段とからなることを特徴とするラッチ機能付きレベルシフタ回路。
IPC (6件)：
G09G 3/36
, G02F 1/133 550
, H03K 3/356
, H03K 17/10
, H03K 17/687
, H03K 19/0185
G09G 3/36
, G02F 1/133 550
, H03K 17/10
, H03K 3/356 D
, H03K 17/687 F
, H03K 19/00 101 D
