特許
J-GLOBAL ID:200903012811091689

半導体装置及び半導体装置の素子間分離溝の形成方法

発明者:
出願人/特許権者:
代理人 (1件): 松隈 秀盛
公報種別:公開公報
出願番号(国際出願番号):特願平9-003216
公開番号(公開出願番号):特開平10-199968
出願日: 1997年01月10日
公開日(公表日): 1998年07月31日
要約:
【要約】【課題】 半導体装置をより小形化することを目的とする。【解決手段】 半導体基板9上に素子間分離能力が比較的高く必要な所には比較的幅広で比較的深い素子間分離溝8を形成すると共に素子間分離能力が比較的低く必要な所には比較的幅狭で比較的浅い素子間分離溝12を形成するようにし、より小形にできるようにしたものである。
請求項(抜粋):
半導体基板上に素子間分離能力が比較的高く必要な所には比較的幅広で比較的深い素子間分離溝を形成すると共に素子間分離能力が比較的低く必要な所には比較的幅狭で比較的浅い素子間分離溝を形成するようにし、より小形にできるようにしたことを特徴とする半導体装置。
引用特許:
審査官引用 (7件)
  • 半導体装置の製造方法
    公報種別:公開公報   出願番号:特願平4-117062   出願人:富士通株式会社
  • 特開昭60-092632
  • 半導体装置の製造方法
    公報種別:公開公報   出願番号:特願平6-036976   出願人:松下電子工業株式会社
全件表示

前のページに戻る