特許
J-GLOBAL ID：200903012858364543

半導体装置の製造方法および半導体装置の製造装置

発明者：
神山 聡

神山 聡 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平6-024724
公開番号（公開出願番号）：特開平7-221201
出願日： 1994年01月27日
公開日（公表日）： 1995年08月18日
要約：
【要約】【目的】 酸化タンタル膜を誘電体膜とする容量素子を形成した後の熱処理工程により容量素子のリーク電流特性が劣化するのを防止する。【構成】 層間絶縁膜17、18にコンタクト孔28を形成した後、ポリシリコンにより容量下部電極1を形成する[(a)図]。窒化雰囲気中での熱処理により下部電極の表面に窒化シリコン膜2aを形成する[(b)図]。基板をCVD装置内にセットし、ペンタエトキシタンタル等の有機タンタル原料、酸化性ガスおよび水分を反応室に供給して酸化タンタル膜2を形成する[(c)図]。酸化性雰囲気中においてプラズマ処理および/または熱処理を行って酸化タンタル膜2を緻密化する。TiN膜等により容量上部電極3を形成する[(d)図]。
請求項（抜粋）：
半導体基板上にポリシリコンからなる下部電極を形成する工程と、水分を含む混合ガス中において化学気相成長法により酸化タンタル膜を成長させて前記下部電極上に誘電体膜を形成する工程と、前記誘電体膜上に上部電極を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/8242 ,  H01L 27/108 ,  H01L 27/04 ,  H01L 21/822
FI (3件)：
H01L 27/10 325 C ,  H01L 27/04 C ,  H01L 27/10 325 J
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM