特許
J-GLOBAL ID：200903012961540325

暗号化装置

発明者：
沖田 悦崇

沖田 悦崇 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 政木 良文
公報種別：公開公報
出願番号（国際出願番号）：特願2006-293873
公開番号（公開出願番号）：特開2008-113130
出願日： 2006年10月30日
公開日（公表日）： 2008年05月15日
要約：
【課題】 消費電流波形のアライメントを困難化することで、消費電流解析による暗号鍵の解読を防止する機能を高めた暗号化装置を提供する。【解決手段】 クロック信号CLK及び擬似乱数が入力される構成であって、前記擬似乱数に基づいて前記クロック信号CLKに対してサスペンド処理及びレジューム処理を施して暗号プロセッサクロック信号CCLKを生成するクロック制御回路3と、前記暗号プロセッサクロック信号に同期して暗号化対象データに対する暗号化処理を施す暗号プロセッサ2と、前記暗号プロセッサ2の動作状態を示す演算ステートSを取得して、当該演算ステートSに応じて消費電流量の調整を行う電流制御回路4と、を備える。【選択図】 図1
請求項（抜粋）：
クロック信号及び擬似乱数が入力される構成であって、前記擬似乱数に基づいて前記クロック信号に対してサスペンド処理及びレジューム処理を施して暗号プロセッサクロック信号を生成するクロック制御回路と、 前記暗号プロセッサクロック信号に同期して暗号化対象データに対する暗号化処理を施す暗号プロセッサと、 前記暗号プロセッサの動作状態を示す演算ステートを取得して、当該演算ステートに応じて消費電流量の調整を行う電流制御回路と、を備えることを特徴とする暗号化装置。
IPC (2件)：
H04L 9/10 ,  G06F 7/58
FI (2件)：
H04L9/00 621A ,  G06F7/58 B
Fターム (3件)：
5J104AA47 ,  5J104NA42 ,  5J104PA07
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
引用文献：
出願人引用 (1件)
  • An On-Chip Signal Suppression Countermeasure to Power Analysis Attacks
審査官引用 (1件)
  • An On-Chip Signal Suppression Countermeasure to Power Analysis Attacks

前のページに戻る

TOP

BOTTOM