特許
J-GLOBAL ID:200903012994059827

チップ型抵抗器の製造方法、およびチップ型抵抗器

発明者:
出願人/特許権者:
代理人 (1件): 吉田 稔 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-066291
公開番号(公開出願番号):特開2002-270409
出願日: 2001年03月09日
公開日(公表日): 2002年09月20日
要約:
【要約】【課題】 基板の上面両端部における電極のはね上がりを防止することのできるチップ型抵抗器の製造方法を提供する。【解決手段】 平板状の集合基板11の上面において、矩形状に区画された複数の領域12および各領域12の間に設けられた余剰部分13に対し、この余剰部分13を介して隣り合う領域12を繋ぐように上面電極3を形成する工程と、各領域12において上面電極3同士を繋げるように抵抗体6を形成する工程と、集合基板11を、余剰部分13を切断箇所として、各領域12ごとに縦横に切断する工程とを含み、上面電極3を形成する工程では、領域12においてその境界から内側の所定部位に形成される厚肉部31と、余剰部分13を介して隣り合う厚肉部31に挟まれつつ余剰部分13を覆うように形成される薄肉部32とから構成されるように上面電極3を形成する。
請求項(抜粋):
平板状の集合基板の上面において、矩形状に区画された複数の領域および各領域の間に設けられた余剰部分に対し、この余剰部分を介して上記隣り合う領域を繋ぐように上面電極を形成する工程と、上記各領域において上記上面電極同士を繋げるように抵抗体を形成する工程と、上記集合基板を、上記余剰部分を切断箇所として、上記各領域ごとに縦横に切断する工程とを含み、上記上面電極を形成する工程では、上記領域においてその境界から内側の所定部位に形成される厚肉部と、上記余剰部分を介して隣り合う上記厚肉部に挟まれつつ上記余剰部分を覆うように形成される薄肉部とから構成されるように上記上面電極を形成することを特徴とする、チップ型抵抗器の製造方法。
IPC (4件):
H01C 17/06 ,  H01C 1/14 ,  H01C 7/00 ,  H01C 17/242
FI (4件):
H01C 17/06 B ,  H01C 1/14 Z ,  H01C 7/00 B ,  H01C 17/24 L
Fターム (21件):
5E028BA11 ,  5E028BB01 ,  5E028CA02 ,  5E028EA01 ,  5E028EB05 ,  5E028JC02 ,  5E028JC12 ,  5E032BA11 ,  5E032BB01 ,  5E032CA02 ,  5E032CC03 ,  5E032CC14 ,  5E032CC16 ,  5E032DA01 ,  5E032TA14 ,  5E032TB02 ,  5E033AA02 ,  5E033BC01 ,  5E033BD01 ,  5E033BE02 ,  5E033BH02
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る