特許

J-GLOBAL ID：200903013084787310

磁気メモリ

発明者： 相 川 尚 徳 ,  甲 斐 正 ,  鈴 木 哲 広 ,  根 橋 竜 介
出願人/特許権者： 株式会社東芝 ,  日本電気株式会社
代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2005-284760
公開番号（公開出願番号）：特開2007-096074
出願日： 2005年09月29日
公開日（公表日）： 2007年04月12日
要約：

【課題】誤書き込みを抑制しつつ、書き込み電流を低減することを可能にする。【解決手段】第1の配線20と、第1の配線に交差する第2の配線30と、第1および第2の配線の交差領域に対応して設けられた磁気抵抗効果素子1と、を備え、磁気抵抗効果素子は、磁化の向きが固着された磁化固着層4と、それぞれの平面形状が、磁化容易軸方向が磁化困難軸方向に比べて長い本体部2aとこの本体部の中央部の磁化困難軸方向に設けられた突出部2bとを有する少なくとも2層以上の磁性層21、22と、各磁性層との間に設けられた非磁性層23と、を含み外部磁界により磁性層の磁化の向きが可変の磁化自由層2と、を備え、磁気抵抗効果素子は、磁化自由層の磁化容易軸の方向が前記第1および第2の配線に対して傾いて配置され、磁化自由層の磁性層のそれぞれは、磁化容易軸方向の長さと磁化困難軸方向の長さとの比が1より大きく1.5以下である。【選択図】図1

請求項（抜粋）：

第1の配線と、前記第1の配線に交差する第2の配線と、前記第1および第2の配線の交差領域に対応して設けられた磁気抵抗効果素子と、を備え、 前記磁気抵抗効果素子は、 磁化の向きが固着された磁化固着層と、 それぞれの平面形状が、磁化容易軸方向が磁化困難軸方向に比べて長い本体部と前記本体部の中央部の磁化困難軸方向に設けられた突出部とを有する少なくとも2層以上の磁性層と、各磁性層との間に設けられた非磁性層と、を含み外部磁界により前記磁性層の磁化の向きが可変の磁化自由層と、 を備え、前記磁気抵抗効果素子は、前記磁化自由層の磁化容易軸の方向が前記第1および第2の配線に対して傾いて配置され、 前記磁化自由層の前記磁性層のそれぞれは、磁化容易軸方向の長さと磁化困難軸方向の長さとの比が1より大きく1.5以下であることを特徴とする磁気メモリ。

IPC (3件)：

H01L 21/824 ,  H01L 27/105 ,  H01L 43/08

FI (2件)：

H01L27/10 447 ,  H01L43/08 Z

Fターム (5件)：

5F083FZ10 ,  5F083GA05 ,  5F083PR01 ,  5F083PR06 ,  5F083PR07

引用特許：

出願人引用 (1件)

• 米国特許第6,545,906号明細書
  

審査官引用 (3件)

• 磁気記憶素子及び磁気メモリ
  公報種別：公開公報   出願番号：特願2003-380210   出願人：ソニー株式会社
• 磁気抵抗効果素子および磁気メモリ
  公報種別：公開公報   出願番号：特願2002-287412   出願人：株式会社東芝
• MRAMの性能を向上させるための最適な書込導体レイアウト
  公報種別：公開公報   出願番号：特願2001-221215   出願人：ヒューレット・パッカード・カンパニー