特許
J-GLOBAL ID:200903013237451660

転送制御装置

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願2000-175536
公開番号(公開出願番号):特開2001-350713
出願日: 2000年06月07日
公開日(公表日): 2001年12月21日
要約:
【要約】【課題】 複数のデータ転送領域をサイクリックに用いるデータ転送に要するCPUの制御負担を軽減させる。【解決手段】 DMAC(3)は、CPU(2)により転送元又は転送先の転送開始アドレスが初期設定され、転送開始アドレスを基点に転送元からの転送要求に応答するデータ転送が所定のデータ量に達する毎にCPUに割り込み(110,111,104)を要求し、前記割り込みを所定の複数回要求する毎に転送元又は転送先のアドレスを前記転送開始アドレスに初期化する。CPUは一旦DMACにデータ転送条件を設定した後は、有限個のメモリ領域(MA,MB)を繰り返し利用して音声データを受信するためのデータ転送制御のために如何なる再設定処理も行うことなくデータ処理を継続することができる。
請求項(抜粋):
外部より転送元又は転送先の転送開始アドレスが初期設定される初期値レジスタと、転送開始アドレスを基点に外部からの転送要求に応答するデータ転送が所定のデータ量に達する毎に外部に割り込みを要求し、前記割り込みを所定の複数回要求する毎に転送元又は転送先のアドレスを前記初期値レジスタの前記転送開始アドレスに初期化する制御手段と、を含んで成るものであることを特徴とする転送制御装置。
IPC (2件):
G06F 13/28 310 ,  G06F 12/02 580
FI (2件):
G06F 13/28 310 J ,  G06F 12/02 580 D
Fターム (10件):
5B060AB04 ,  5B060AB09 ,  5B060AB10 ,  5B060AB17 ,  5B060AC18 ,  5B061BA03 ,  5B061CC09 ,  5B061DD01 ,  5B061DD09 ,  5B061DD12
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る