特許
J-GLOBAL ID：200903013603742702

入出力インタフェース回路、入出力インタフェース、および入出力インタフェース回路を有する半導体装置

発明者：
柳下 良昌

柳下 良昌 について

, 
内田 敏也

内田 敏也 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 古谷 史旺
公報種別：公開公報
出願番号（国際出願番号）：特願2000-340661
公開番号（公開出願番号）：特開2002-152029
出願日： 2000年11月08日
公開日（公表日）： 2002年05月24日
要約：
【要約】【課題】 本発明は、半導体装置等に内蔵される入出力インタフェース回路に関し、簡易な回路で多値データを高速に入出力することを目的とする。【解決手段】 送信側の電流発生部は、複数の論理値にそれぞれ対応して出力電流を生成する。受信側の参照電流発生部は、複数の参照電流を生成する。受信側の複数の電流比較部は、所定の参照電流と送信側からの出力電流とをそれぞれ比較する。電流比較部での比較結果に基づいて、受信側で論理値が復元される。すなわち、送信側から受信側に伝達する論理値に応じて電流を変化させ、電流値の相違により、受信側で論理値が復元される。電圧を分割していた従来に比べ、高速の多値入出力インタフェースを構成でき、データ転送速度が向上する。送信側と受信側が別のデバイスに形成される場合、デバイスの入出力端子数を少なくでき、チップサイズを低減できる。
請求項（抜粋）：
複数の論理値にそれぞれ対応して出力電流を生成する電流発生部を送信側に備え、複数の参照電流を生成する参照電流発生部と、前記参照電流と前記出力電流とをそれぞれ比較する複数の電流比較部とを受信側に備え、前記電流比較部での比較結果に基づいて、前記受信側で前記論理値を復元することを特徴とする入出力インタフェース回路。
IPC (3件)：
H03K 19/0175 ,  G06F 3/00 ,  H03K 19/20 101
FI (4件)：
G06F 3/00 H ,  H03K 19/20 101 ,  H03K 19/00 101 F ,  H03K 19/00 101 K
Fターム (15件)：
5J042BA13 ,  5J042CA08 ,  5J042CA27 ,  5J042DA03 ,  5J056AA01 ,  5J056AA04 ,  5J056BB02 ,  5J056CC01 ,  5J056DD13 ,  5J056DD29 ,  5J056EE07 ,  5J056FF01 ,  5J056FF06 ,  5J056FF10 ,  5J056GG05
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM