特許
J-GLOBAL ID:200903013645444531
記憶装置システム
発明者:
,
出願人/特許権者:
代理人 (1件):
小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平10-366343
公開番号(公開出願番号):特開2000-187561
出願日: 1998年12月24日
公開日(公表日): 2000年07月04日
要約:
【要約】 (修正有)【課題】記憶装置ユニットの制御装置を複数備え、各制御装置は複数の接続用ポートを備え、記憶装置ユニットを共有している。接続用ポートに障害が発生しても、1つの制御装置により複数の記憶装置ユニットにアクセス可能とする。【解決手段】制御装置と記憶装置ユニットの間を2つのファイバチャネルのループまたはSCSIで接続し、異なった2つのチャネルで接続されている記憶装置ユニットからそれぞれ1つ以上のユニットを集め、これを1つのRAIDグループとし、論理ボリュームを定義しデータを記憶する。記憶装置ユニットに至る1のパスに障害が発生してもホストコンピュータの処理要求を受領した制御装置により複数の記憶装置ユニットにほぼ同時にアクセス可能となり、RAIDの機能を保全することができる。
請求項(抜粋):
上位装置と、複数の記憶装置ユニットを有する外部記憶装置との間に介在し、該上位装置と前記外部記憶装置との間でデータの授受を行う入出力制御装置並びに前記外部記憶装置を有する記憶装置システムにおいて、前記入出力制御装置は、前記記憶装置ユニットを接続するための接続用ポートを複数個有する、少なくとも2台の制御装置と、1の制御装置における第1の前記接続用ポートと、他の制御装置における第1の前記接続用ポートを接続する第1の1の伝送経路と、前記1の制御装置における第2の前記接続用ポートと、前記他の制御装置における第2の前記接続用ポートを接続する第2の1の伝送経路と、前記1の制御装置における第3の前記接続用ポートと、前記他の制御装置における第3の前記接続用ポートを接続する第3の1の伝送経路と、前記第1の伝送経路と前記第2の伝送経路に接続される、前記複数の記憶装置ユニットのうちの第1のグループと、前記第2の伝送経路と前記第3の伝送経路に接続される、前記複数の記憶装置ユニットのうちの第2のグループを有することを特徴とする記憶装置システム。
IPC (3件):
G06F 3/06 540
, G06F 3/06 301
, H04L 29/10
FI (3件):
G06F 3/06 540
, G06F 3/06 301 G
, H04L 13/00 309 Z
Fターム (11件):
5B065BA01
, 5B065CA05
, 5B065CA30
, 5B065EA12
, 5B065ZA13
, 5K034AA10
, 5K034EE07
, 5K034HH01
, 5K034HH02
, 5K034JJ11
, 5K034TT01
引用特許:
審査官引用 (7件)
-
特開平4-195417
-
ディスクアレイ装置およびその制御方法
公報種別:公開公報
出願番号:特願平8-310520
出願人:株式会社日立製作所
-
外部記憶装置
公報種別:公開公報
出願番号:特願平7-282072
出願人:株式会社日立製作所
-
ディスクアレイ制御装置
公報種別:公開公報
出願番号:特願平5-068985
出願人:日本電気エンジニアリング株式会社
-
特開昭57-010855
-
計算機サブシステム
公報種別:公開公報
出願番号:特願平4-157995
出願人:富士通株式会社
-
記憶装置システム
公報種別:公開公報
出願番号:特願平7-185693
出願人:株式会社日立製作所
全件表示
前のページに戻る