半導体装置およびその作製方法

発明者： , , , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-264101
公開番号（公開出願番号）：特開2001-085700
出願日： 1999年09月17日
公開日（公表日）： 2001年03月30日
要約：

【要約】【課題】各種回路に配置されるTFTの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させ、かつ、低消費電力化を図ると共に、工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的とする。【解決手段】 TFTのLDD領域622、623をドレイン領域に近づくにつれて徐々に導電型制御用の不純物元素の濃度が高くなるような濃度勾配を持たせる。このような不純物元素の濃度勾配を有するLDD領域を形成するために、本発明ではテーパー部を有するゲート電極607とテーパー部を有するゲート絶縁膜605とを設け、イオン化した導電型制御用の不純物元素を、ゲート絶縁膜605を通過させて半導体層に添加する方法を用いる。

請求項（抜粋）：

絶縁表面を有する基板上に形成された半導体薄膜からなる活性層と、該活性層を覆う絶縁膜と、該絶縁膜上に形成されたゲート電極とからなるTFTを含む半導体装置であって、前記活性層はゲート電極と重なるチャネル形成領域と、LDD領域を形成する低濃度不純物領域と、ソース領域またはドレイン領域とを有し、前記絶縁膜のうち、前記低濃度不純物領域上方の膜厚は、前記チャネル形成領域上方の膜厚より薄く、且つ前記ソース領域またはドレイン領域上方の膜厚より厚いことを特徴とする半導体装置。

IPC (5件)：

H01L 29/786 , H01L 21/336 , G02F 1/1345 , G02F 1/1365 , G09F 9/30 338

FI (8件)：

H01L 29/78 616 A , G02F 1/1345 , G09F 9/30 338 , G02F 1/136 500 , H01L 29/78 617 S , H01L 29/78 617 K , H01L 29/78 617 L , H01L 29/78 617 T

Fターム (119件)：

2H092GA13 , 2H092GA50 , 2H092GA51 , 2H092HA06 , 2H092HA28 , 2H092JA24 , 2H092JA31 , 2H092JA34 , 2H092JA37 , 2H092JA41 , 2H092KA10 , 2H092KB25 , 2H092MA04 , 2H092MA05 , 2H092MA08 , 2H092MA09 , 2H092MA17 , 2H092MA27 , 2H092MA29 , 2H092MA30 , 2H092NA27 , 2H092NA29 , 2H092PA01 , 2H092PA03 , 2H092PA06 , 2H092RA05 , 5C094AA13 , 5C094AA22 , 5C094AA25 , 5C094AA42 , 5C094AA43 , 5C094AA44 , 5C094AA48 , 5C094AA53 , 5C094BA03 , 5C094BA43 , 5C094CA19 , 5C094DA13 , 5C094EA04 , 5C094EA05 , 5C094EA10 , 5C094EB02 , 5C094EB04 , 5C094EC03 , 5C094FA01 , 5C094FA02 , 5C094FB01 , 5C094FB02 , 5C094FB12 , 5C094FB14 , 5C094FB15 , 5C094GB10 , 5C094JA08 , 5C094JA09 , 5C094JA20 , 5F110AA09 , 5F110AA16 , 5F110AA30 , 5F110BB02 , 5F110BB10 , 5F110CC02 , 5F110DD01 , 5F110DD02 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110EE01 , 5F110EE04 , 5F110EE05 , 5F110EE06 , 5F110EE14 , 5F110EE15 , 5F110EE23 , 5F110EE44 , 5F110FF02 , 5F110FF04 , 5F110FF09 , 5F110FF12 , 5F110FF28 , 5F110FF30 , 5F110GG02 , 5F110GG13 , 5F110GG32 , 5F110GG34 , 5F110GG43 , 5F110GG45 , 5F110GG52 , 5F110GG55 , 5F110HJ01 , 5F110HJ04 , 5F110HJ13 , 5F110HJ23 , 5F110HK05 , 5F110HL03 , 5F110HL04 , 5F110HL06 , 5F110HL07 , 5F110HL11 , 5F110HL12 , 5F110HL23 , 5F110HM15 , 5F110NN02 , 5F110NN03 , 5F110NN12 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN35 , 5F110NN36 , 5F110PP02 , 5F110PP03 , 5F110PP10 , 5F110PP34 , 5F110PP35 , 5F110QQ04 , 5F110QQ09 , 5F110QQ24 , 5F110QQ25

引用特許：

審査官引用 (3件)

半導体集積回路及びその作製方法
公報種別：公開公報出願番号：特願平8-299755 出願人：株式会社半導体エネルギー研究所
特開平4-316333
薄膜トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願平3-213953 出願人：シヤープ株式会社

前のページに戻る