特許
J-GLOBAL ID:200903013727361014

半導体装置およびその製造に用いられる半導体接合基板

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-045491
公開番号(公開出願番号):特開平10-242266
出願日: 1997年02月28日
公開日(公表日): 1998年09月11日
要約:
【要約】【課題】本発明は、1チップ内にパワー素子部とIC制御部とを搭載してなるIPDにおいて、反りや結晶欠陥の発生を抑えるとともに、絶縁分離溝を形成するための加工マージンを向上できるようにすることを最も主要な特徴とする。【解決手段】たとえば、活性層基板12と支持基板13とを、活性層基板12との界面に選択的に形成された酸化膜15を覆うようにしてエピタキシャル成長させたSi層14を介して接合し、接合ウェーハ11を形成する。そして、このウェーハ11に対して、活性層基板12の素子形成面側より酸化膜15に達する深さで分離トレンチ16を形成する。こうして、分離トレンチ16と酸化膜15とで囲まれた誘電体分離領域12a内にIC制御部21を形成することで、IC制御部21を効果的に誘電体分離できるようにする構成となっている。
請求項(抜粋):
素子が形成される活性層基板と、この活性層基板の一主面上に選択的に設けられた誘電体層と、この誘電体層を覆うようにして、前記活性層基板の一主面上に形成されたエピタキシャル層と、このエピタキシャル層を介して、前記活性層基板の一主面上に貼り合わされた支持基板とを具備したことを特徴とする半導体接合基板。
IPC (2件):
H01L 21/762 ,  H01L 27/12
FI (3件):
H01L 21/76 D ,  H01L 27/12 B ,  H01L 27/12 F
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る