電子デバイスの製造方法

発明者： , , ,
出願人/特許権者： ,
代理人 (6件)：深見久郎 , 森田俊雄 , 仲村義平 , 堀井豊 , 野田久登 , 酒井將行
公報種別：公開公報
出願番号（国際出願番号）：特願2003-154316
公開番号（公開出願番号）：特開2004-356500
出願日： 2003年05月30日
公開日（公表日）： 2004年12月16日
要約：

【課題】ダマシンプロセスにおけるオープン不良や高抵抗不良を抑制する。【解決手段】本発明に基づく電子デバイスの製造方法は、ビアホール24a,24bおよびトレンチ25a,25bからなるダマシン配線形成用の孔の形成後であってダマシン配線となる導電膜の形成前に、ダマシン配線形成用の孔の側面および底面に付着する不純物26や層間絶縁膜21中に内在する不純物をガス化させて除去する脱ガス工程を備えており、この脱ガス工程における基板のピーク温度を150°C以上300°C以下に維持するものである。【選択図】図6

請求項（抜粋）：

基板上に第1の配線層を形成する工程と、前記第1の配線層上に第2の配線層を形成する工程とを備えた電子デバイスの製造方法であって、前記第2の配線層を形成する工程は、前記第1の配線層上に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜に孔を形成する孔形成工程と、前記基板のピーク温度が150°C以上300°C以下に維持されるように、露出した前記孔の側面および底面に熱処理を施す熱処理工程と、前記孔を埋め込むように導電膜を形成する導電膜形成工程とを含む、電子デバイスの製造方法。

IPC (1件)：

H01L21/768

FI (1件)：

H01L21/90 A

Fターム (47件)：

5F033HH08 , 5F033HH09 , 5F033HH11 , 5F033HH12 , 5F033HH14 , 5F033HH18 , 5F033HH19 , 5F033HH21 , 5F033HH32 , 5F033JJ08 , 5F033JJ09 , 5F033JJ11 , 5F033JJ12 , 5F033JJ14 , 5F033JJ18 , 5F033JJ19 , 5F033JJ21 , 5F033JJ32 , 5F033JJ33 , 5F033KK11 , 5F033MM02 , 5F033MM12 , 5F033MM13 , 5F033NN06 , 5F033NN07 , 5F033PP06 , 5F033PP15 , 5F033PP27 , 5F033QQ09 , 5F033QQ10 , 5F033QQ31 , 5F033QQ37 , 5F033QQ48 , 5F033QQ74 , 5F033QQ82 , 5F033QQ92 , 5F033QQ94 , 5F033RR01 , 5F033RR04 , 5F033RR06 , 5F033RR11 , 5F033SS04 , 5F033SS15 , 5F033TT02 , 5F033WW03 , 5F033XX00 , 5F033XX09

引用特許：

審査官引用 (3件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2001-158065 出願人：株式会社東芝
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平8-317941 出願人：三菱電機株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平7-010968 出願人：三菱電機株式会社

前のページに戻る