特許
J-GLOBAL ID:200903014169038186

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (6件): 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2004-185389
公開番号(公開出願番号):特開2006-012995
出願日: 2004年06月23日
公開日(公表日): 2006年01月12日
要約:
【課題】 SOI基板を用いてより高性能なMISFETを実現する。【解決手段】 SOI基板を用いた半導体装置であって、第1の絶縁膜11上に形成された第1の半導体層12と、第1の半導体層12の主面上の一部に第2の絶縁膜13を介して形成された、第1の半導体層12とは面方位が異なる第2の半導体層14と、第1の半導体層12の主面に形成された第1導電型のMISFETと、第2の半導体層14の主面に形成された第2導電型のMISFETとを備えた。【選択図】 図1
請求項(抜粋):
第1の絶縁膜上に形成された第1の半導体層と、 第1の半導体層の主面上の一部に第2の絶縁膜を介して形成された、第1の半導体層とは面方位が異なる第2の半導体層と、 第1の半導体層の主面に形成された第1導電型のMISFETと、 第2の半導体層の主面に形成された第2導電型のMISFETと、 を具備してなることを特徴とする半導体装置。
IPC (9件):
H01L 29/786 ,  H01L 27/08 ,  H01L 27/12 ,  H01L 21/02 ,  H01L 21/76 ,  H01L 21/336 ,  H01L 21/762 ,  H01L 21/823 ,  H01L 27/088
FI (10件):
H01L29/78 613A ,  H01L27/08 331E ,  H01L27/12 B ,  H01L27/12 F ,  H01L29/78 626C ,  H01L29/78 621 ,  H01L29/78 620 ,  H01L29/78 627D ,  H01L21/76 D ,  H01L27/08 102C
Fターム (38件):
5F032AA01 ,  5F032AA06 ,  5F032AA09 ,  5F032AC03 ,  5F032BA06 ,  5F032CA01 ,  5F032CA05 ,  5F032CA17 ,  5F032DA12 ,  5F032DA33 ,  5F032DA71 ,  5F048AC01 ,  5F048AC03 ,  5F048BA14 ,  5F048BA16 ,  5F048BB05 ,  5F048BD09 ,  5F048BE02 ,  5F048DA23 ,  5F110AA01 ,  5F110AA04 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD06 ,  5F110DD12 ,  5F110DD13 ,  5F110EE09 ,  5F110EE32 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG06 ,  5F110GG12 ,  5F110GG17 ,  5F110GG19 ,  5F110GG42 ,  5F110QQ17
引用特許:
出願人引用 (1件) 審査官引用 (7件)
  • 特開平3-285351
  • 特開平3-285351
  • 特開平4-372166
全件表示

前のページに戻る