特許
J-GLOBAL ID：200903014182628138
ΔΣADC回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
矢野 寿一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2007-017130
公開番号（公開出願番号）：特開2008-187299
出願日： 2007年01月26日
公開日（公表日）： 2008年08月14日
要約：
【課題】消費電力を低減することが可能なΔΣADC回路を提供する。【解決手段】ΔΣADC回路100に、所定の周期でサンプリングされる入力信号の積分値を出力する積分器103と、前記積分値が基準値を上回った場合にパルス信号を出力するとともに、前記積分値と前記基準値との差分値を積分器103に入力する差分器と、前記差分器からのパルス信号が入力され、当該パルス信号の入力回数をカウントしてカウンタ値として出力するカウンタ回路105と、積分器103への電力供給を停止したときにおける積分器103の積分値およびカウンタ回路105のカウンタ値を保持する積分値・カウンタ値保持部と、を具備し、前記積分値・カウンタ値保持部により保持された前記積分値および前記カウンタ値を、それぞれ積分器103への電力供給を再開したときにおける積分器103の積分値の初期値およびカウンタ回路105のカウンタ値の初期値とする。【選択図】図1
請求項（抜粋）：
所定の周期でサンプリングされる入力信号の積分値を出力する積分器と、
前記積分値が基準値を上回った場合にパルス信号を出力するとともに、前記積分値と前記基準値との差分値を前記積分器に入力する差分器と、
前記差分器からのパルス信号が入力され、当該パルス信号の入力回数をカウントしてカウンタ値として出力するカウンタ回路と、
前記積分器への電力供給を停止したときにおける前記積分器の積分値および前記カウンタ回路のカウンタ値を保持する積分値・カウンタ値保持部と、
を具備し、
前記積分値・カウンタ値保持部により保持された前記積分値および前記カウンタ値を、それぞれ前記積分器への電力供給を再開したときにおける前記積分器の積分値の初期値および前記カウンタ回路のカウンタ値の初期値とするΔΣADC回路。
IPC (2件)：
FI (2件)：
Fターム (15件)：
5J022AA00
, 5J022AB08
, 5J022AC01
, 5J022CA10
, 5J022CF01
, 5J022CF02
, 5J022CF03
, 5J022CF07
, 5J022CF10
, 5J064AA04
, 5J064BA02
, 5J064BC05
, 5J064BC07
, 5J064BC10
, 5J064BD01
出願人引用 (3件)
-
特開平4-363917号公報
-
半導体集積回路
公報種別：公開公報
出願番号：特願2002-328328
出願人：株式会社日立超エル・エス・アイ・システムズ
-
半導体集積回路
公報種別：公開公報
出願番号：特願平9-161691
出願人：セイコーエプソン株式会社
前のページに戻る
