特許

J-GLOBAL ID：200903014472920215

集積半導体回路

発明者： ウオルフガング ニクツタ ,  ウエルナー レクツエク
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト
代理人 (1件)： 富村 潔
公報種別：公開公報
出願番号（国際出願番号）：特願平8-108687
公開番号（公開出願番号）：特開平8-321586
出願日： 1996年04月05日
公開日（公表日）： 1996年12月03日
要約：

【要約】【課題】 公知の集積半導体回路を、ESD保護のより高度の要求に適合し、また特にESD保護回路の占有場所を拡大することなしに交叉点を経てのESD負荷が避けられ得るように改良する。【解決手段】 半導体基板Subを有する集積半導体回路において、保護回路ESD-iが過電圧を導き出す役割をする放電経路EPを有し、この放電経路が作動中に回路部分Siのすべての接続個所PAD-ijに対して共通の基準電位VESDを導く集合電位母線P-ESDと結ばれている。

請求項（抜粋）：

作動中に半導体回路の第1の供給電位(VSS-i)を導く複数個の第1の電位母線(P1-i)と、作動中に半導体回路の第2の供給電位(VCC-i)を導く複数個の第2の電位母線(P2-i)と、半導体基板(Sub)上に構成されており、電圧を供給するためにそれぞれ第1の電位母線の1つと第2の電位母線の1つとの間に接続されている複数個の回路部分(Si)と、半導体基板(Sub)上に構成されており、また各回路部分(Si)に対応付けられており、回路部分(Si)の作動中にそのつどの回路部分(Si)に対する入力または出力信号を与えられている接続個所(PAD-ij)と、回路部分(Si)に対応付けられており、また半導体基板(Sub)上に構成されており、入力側でそのつどの回路部分の付設の接続個所(PAD-ij)と、また出力側でそのつどの回路部分と接続されている過電圧保護回路(ESD-i)とを有する集積半導体回路において、保護回路(ESD-i)が過電圧を導き出す役割をする放電経路(EP)を有し、この放電経路が作動中に回路部分(Si)のすべての接続個所(PAD-ij)に対して共通の基準電位(VESD)を導く集合電位母線(P-ESD)と結ばれていることを特徴とする集積半導体回路。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/06

FI (2件)：

H01L 27/04 H ,  H01L 27/06 102 H

引用特許：

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平5-188802   出願人：日本電気株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平4-113050   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 集積半導体回路
  公報種別：公開公報   出願番号：特願平6-115846   出願人：シーメンスアクチエンゲゼルシヤフト
• 特開平4-343466