オン-チップテスト回路を備えた強誘電体メモリ装置

発明者： ,
出願人/特許権者：
代理人 (1件)：萩原誠
公報種別：公開公報
出願番号（国際出願番号）：特願平11-313696
公開番号（公開出願番号）：特開2000-149596
出願日： 1999年11月04日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】メモリセルアレイ及び基準セルアレイに設けられる強誘電体キャパシタの性能マージン及び感知増幅器回路の感知マージンをテストし、その結果信頼性が向上する強誘電体メモリ装置を提供すること。【解決手段】選択信号発生回路28、電圧伝達回路30、第1及び第2電圧ダンピング回路32、34で構成されるオン-チップテスト回路を含む。

請求項（抜粋）：

第1ビットラインと、ワードラインと、前記第1ビットラインと前記ワードラインの交差点に配列された不揮発性メモリセルと、前記第1ビットラインに対応する第2ビットラインと、前記第1及び第2ビットラインに連結され、前記第1及び第2ビットラインの間の電圧差を感知する感知増幅器と、テスト動作モードの間、外部からの可変可能なテスト電圧を受け入れ、外部からの制御信号に応じて前記第1及び第2ビットラインのうち、少なくとも1つのビットラインに前記可変可能なテスト電圧を強制的に供給するテスト回路とを含むことを特徴とする不揮発性半導体メモリ装置。

IPC (4件)：

G11C 29/00 671 , G01R 31/3185 , G01R 31/28 , G11C 14/00

FI (4件)：

G11C 29/00 671 M , G01R 31/28 W , G01R 31/28 B , G11C 11/34 352 A

引用特許：

出願人引用 (2件)

半導体記憶装置の検査方法
公報種別：公開公報出願番号：特願平3-304343 出願人：株式会社東芝
半導体記憶装置
公報種別：公開公報出願番号：特願平6-154809 出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝

審査官引用 (2件)

半導体記憶装置の検査方法
公報種別：公開公報出願番号：特願平3-304343 出願人：株式会社東芝
半導体記憶装置
公報種別：公開公報出願番号：特願平6-154809 出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝

前のページに戻る