特許
J-GLOBAL ID：200903014733166017

金属ゲートスタック制御を伴うMOSFETしきい値電圧調整

発明者：
ウェイ ガオ

ウェイ ガオ について

, 
ヨシ オノ

ヨシ オノ について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (3件)： 山本 秀策 ,  安村 高明 ,  大塩 竹志
公報種別：公開公報
出願番号（国際出願番号）：特願2004-007398
公開番号（公開出願番号）：特開2004-221596
出願日： 2004年01月14日
公開日（公表日）： 2004年08月05日
要約：
【課題】 CMOSデバイスのPMOSおよびNMOSゲートで共通の材料が使用でき、同じゲート金属材料を使用して異なる仕事関数が生成できるスタック金属ゲートMOSFETおよび製造方法が提供される。【解決手段】 方法は、チャネル領域上に配置されるゲート酸化物層を形成するステップと、ゲート酸化物層上に配置される第1厚さを有する第1金属層を形成するステップと、第1金属層上に配置される第2厚さを有する第2金属層を形成するステップと、第1厚さおよび第2厚さの組み合わせに応じるゲート仕事関数を設定するステップとを含む。1つの実施例において、第1金属層は、約1.5ナノメートル(nm)より小さい厚さを有し、第2金属は、約10nmより大きい厚さを有する。ここで、ゲート仕事関数を設定するステップは、第2金属第2厚さに実質的に応じるゲート仕事関数を設定するステップを含む。【選択図】図1
請求項（抜粋）：
金属ゲートスタックを有するMOSFETトランジスタにおいて、しきい値電圧を設定する方法であって、 チャネル領域上に配置されるゲート酸化物層を形成するステップと、 該ゲート酸化物層上に配置される第1厚さを有する第1金属層を形成するステップと、 該第1金属層上に配置される第2厚さを有する第2金属層を形成するステップと、 該第1金属第1厚さおよび該第2金属第2厚さの組み合わせに応じるゲート仕事関数を設定するステップと を含む、方法。
IPC (5件)：
H01L29/78 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/423 ,  H01L29/49
FI (3件)：
H01L29/78 301G ,  H01L29/58 G ,  H01L27/08 321D
Fターム (38件)：
4M104BB02 ,  4M104BB04 ,  4M104BB06 ,  4M104BB14 ,  4M104BB17 ,  4M104BB18 ,  4M104BB30 ,  4M104BB32 ,  4M104BB33 ,  4M104CC05 ,  4M104DD63 ,  4M104DD75 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F048AA09 ,  5F048AC03 ,  5F048BA01 ,  5F048BB09 ,  5F048BB10 ,  5F048BB12 ,  5F048BB14 ,  5F048BG11 ,  5F140AA40 ,  5F140AB03 ,  5F140BA01 ,  5F140BF07 ,  5F140BF10 ,  5F140BF11 ,  5F140BF15 ,  5F140BF20 ,  5F140BF42 ,  5F140BG37 ,  5F140BG40 ,  5F140BG41 ,  5F140BG44 ,  5F140CB01
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM