半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-332930
公開番号（公開出願番号）：特開平8-330541
出願日： 1995年12月21日
公開日（公表日）： 1996年12月13日
要約：

【要約】【課題】高集積化、低消費電力化、ソフトエラ-耐性の向上及びバックゲ-トバイアスの印加を同時に達成する。【解決手段】基板11内には、シリコン酸化層12,12aが形成されている。メモリセル部MCのシリコン酸化層12上のシリコン層の厚さt2は、周辺回路部PCのシリコン酸化層12a上のシリコン層の厚さt4よりも薄くなっている。メモリセル部MCのトランジスタのソ-ス・ドレイン領域19は、シリコン酸化層12に接触している。周辺回路部PCのトランジスタのソ-ス・ドレイン領域20は、シリコン酸化層12aに接触していない。周辺回路部PCのトランジスタは、ウェル領域39,40に形成されている。周辺回路部PCのトランジスタには、不純物層34,35を介して、バックゲ-トバイアスが印加される。

請求項（抜粋）：

絶縁層と、前記絶縁層上に配置され、少なくとも第1膜厚を有する第1部分と第2膜厚を有する第2部分とから構成される半導体層と、前記半導体層の前記第1部分に形成される第1素子と、前記半導体層の前記第2部分に形成される第2素子とを具備することを特徴とする半導体装置。

IPC (7件)：

H01L 27/108 , H01L 21/8242 , H01L 21/8238 , H01L 27/092 , H01L 27/08 331 , H01L 27/12 , H01L 29/786

FI (7件)：

H01L 27/10 681 F , H01L 27/08 331 E , H01L 27/12 Z , H01L 27/08 321 B , H01L 27/10 621 B , H01L 27/10 671 C , H01L 29/78 613 B

引用特許：

審査官引用 (6件)

半導体装置
公報種別：公開公報出願番号：特願平4-120699 出願人：セイコー電子工業株式会社
特開平3-211876
特開平4-105361

全件表示

前のページに戻る