縦型MOS電界効果トランジスタおよびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-235405
公開番号（公開出願番号）：特開2001-060689
出願日： 1999年08月23日
公開日（公表日）： 2001年03月06日
要約：

【要約】【課題】U字型の溝に設けられた縦型MOS電界効果トランジスタのゲート電極とソース領域との間の寄生容量を低減する。【解決手段】N+型ソース領域111の主表面に形成されたシリコン酸化膜は、それぞれ熱酸化によるゲート酸化膜121aとパッド酸化膜141aとの積層膜からなる。

請求項（抜粋）：

高濃度一導電型のシリコン基板の表面に低濃度一導電型のシリコン・エピタキシャル層が設けられ、前記シリコン・エピタキシャル層に形成された第1の溝の表面に選択的に形成されたLOCOS酸化膜をマスクにして、該シリコン・エピタキシャル層の主表面には逆導電型のベース領域が設けられ,該ベース領域の主表面には高濃度一導電型のソース領域が設けられ、前記LOCOS酸化膜が除去されて形成された第2の溝の表面に、ゲート酸化膜を介して設けられたゲート電極の端部が前記ソース領域の主表面上に延在する縦型MOS電界効果トランジスタにおいて、前記ソース領域の主表面上に延在した部分の前記ゲート電極の少なくとも端部において、該ゲート電極と前記ソース領域の主表面とに挟まれて設けられたシリコン酸化膜の膜厚が、前記第2の溝の側面表面に露出した該ソース領域の表面のうちの前記縦型MOS電界効果トランジスタのチャネル領域近傍の部分に形成された前記ゲート酸化膜の膜厚より、厚いことを特徴とする縦型MOS電界効果トランジスタ。

IPC (2件)：

H01L 29/78 653 , H01L 29/78 652

FI (2件)：

H01L 29/78 653 A , H01L 29/78 652 K

引用特許：

出願人引用 (3件)

半導体装置
公報種別：公開公報出願番号：特願平8-159716 出願人：株式会社デンソー
特開平4-145628
半導体装置の製造方法
公報種別：公開公報出願番号：特願平4-224550 出願人：日本電信電話株式会社

審査官引用 (3件)

半導体装置
公報種別：公開公報出願番号：特願平8-159716 出願人：株式会社デンソー
特開平4-145628
半導体装置の製造方法
公報種別：公開公報出願番号：特願平4-224550 出願人：日本電信電話株式会社

前のページに戻る