特許
J-GLOBAL ID：200903014953163450
半導体装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴木 晴敏
公報種別：公開公報
出願番号（国際出願番号）：特願平7-335772
公開番号（公開出願番号）：特開平9-153624
出願日： 1995年11月30日
公開日（公表日）： 1997年06月10日
要約：
【要約】【課題】 表示用半導体装置に内蔵される駆動回路を構成する薄膜トランジスタの特性劣化を防止する。【解決手段】 半導体装置は画素電極の集合と、画素電極を個々に駆動するスイッチング素子の集合と、このスイッチング素子を動作させる駆動回路とが絶縁基板1上に集積形成されたものである。スイッチング素子及び駆動回路は薄膜トランジスタ0で構成されている。薄膜トランジスタ0はボトムゲート構造を有し、絶縁基板1にパタニング形成されたゲート電極2と、これを被覆するゲート絶縁膜3と、その上に形成された半導体薄膜4とを備えている。半導体薄膜4にはチャネル領域5及びドレインD/ソースSとなる高濃度不純物領域6が形成されている。駆動回路に属する薄膜トランジスタ0はドレインD側の高濃度不純物領域6とチャネル領域5との間に低濃度不純物領域7が設けられている。この低濃度不純物領域7はドレイン端の電界集中を緩和して半導体薄膜4の上下に接する層間絶縁膜8,9及びゲート絶縁膜6に発生する有害な電荷を抑制する。
請求項（抜粋）：
画素電極の集合と、画素電極を個々に駆動するスイッチング素子の集合と、該スイッチング素子を動作させる駆動回路とが絶縁基板上に集積形成された半導体装置であって、該スイッチング素子及び駆動回路は薄膜トランジスタで構成されており、該薄膜トランジスタは絶縁基板にパタニング形成されたゲート電極と、これを被覆するゲート絶縁膜と、その上に成膜されチャネル領域及びドレイン/ソースとなる高濃度不純物領域が形成される半導体薄膜とを備えたボトムゲート構造を有し、少なくとも該駆動回路に属する薄膜トランジスタは、少なくともドレイン側の高濃度不純物領域とチャネル領域との間に低濃度不純物領域が設けられている事を特徴とする半導体装置。
IPC (4件)：
H01L 29/786
, H01L 21/336
, G02F 1/136 500
, H01L 27/12
H01L 29/78 616 A
, G02F 1/136 500
, H01L 27/12 R
, H01L 29/78 612 B
, H01L 29/78 627 G
