特許
J-GLOBAL ID:200903014997143767
ビルドアップ多層プリント配線板の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
菅原 正倫
公報種別:公開公報
出願番号(国際出願番号):特願2002-222041
公開番号(公開出願番号):特開2004-063907
出願日: 2002年07月30日
公開日(公表日): 2004年02月26日
要約:
【課題】搭載すべき電子部品との良好な導通も確保でき、かつ配線ショート等の不具合が起こりにくいように導電パッドおよび半田バンプが形成され、電子部品の高集積化に対応したビルドアップ多層プリント配線板の製造方法を提供する。【解決手段】コア材2とコア配線パターン3とからなるコア基板上に、樹脂絶縁層4,6,8と配線パターン5,7をビルドアッププロセスにより交互に形成する。絶縁樹脂層8に、その下の配線パターン7が底となるバイア14を穿孔して、めっきレジスト31でマスクしつつ導電パッド10を形成する。電解半田めっき法により導電パッド10の上に半田バンプ11を形成し、めっきレジスト31を除去することにより、ビルドアップ多層プリント配線板1を得る。【選択図】 図1
請求項(抜粋):
コア基板上に樹脂絶縁層と配線パターンとを交互に積層し、外部接続端子としての導電パッドを複数形成したビルドアップ多層プリント配線板の製造方法であって、
コア材とコア配線パターンとからなる前記コア基板上に、前記配線パターンを基板表面に露出させないように、前記樹脂絶縁層と前記配線パターンとを所定数積層させる工程と、
前記絶縁樹脂層のうち最も表層側に位置するものに、その樹脂絶縁層の下の前記配線パターンが底となるバイアを穿孔する工程と、
前記バイアの開口周縁部を露出させる形でめっきレジストを形成する工程と、前記バイアに銅めっきを施して、そのバイアの開口周縁部に拡がる前記導電パッドを形成する工程と、
電解半田めっき法により前記導電パッドの上に半田バンプを形成する工程と、
前記めっきレジストを除去する工程と、
をこの順に行うことを特徴とするビルドアップ多層プリント配線板の製造方法。
IPC (4件):
H05K3/46
, H01L23/12
, H05K3/24
, H05K3/34
FI (5件):
H05K3/46 B
, H05K3/46 N
, H05K3/24 B
, H05K3/34 501E
, H01L23/12 N
Fターム (32件):
5E319AA03
, 5E319AA07
, 5E319AB06
, 5E319CC33
, 5E319GG01
, 5E319GG05
, 5E343AA02
, 5E343AA17
, 5E343BB24
, 5E343DD22
, 5E343DD32
, 5E343DD76
, 5E343ER16
, 5E343ER18
, 5E343GG08
, 5E343GG18
, 5E346AA12
, 5E346AA15
, 5E346AA43
, 5E346CC09
, 5E346CC32
, 5E346CC54
, 5E346DD33
, 5E346EE33
, 5E346FF04
, 5E346FF07
, 5E346FF15
, 5E346GG15
, 5E346GG17
, 5E346GG22
, 5E346HH25
, 5E346HH33
引用特許:
前のページに戻る