特許

J-GLOBAL ID：200903015141491779

半導体装置

発明者： 豊田 啓 ,  松田 哲朗 ,  金子 尚史
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平11-282404
公開番号（公開出願番号）：特開2001-110809
出願日： 1999年10月04日
公開日（公表日）： 2001年04月20日
要約：

【要約】【課題】誘電率の高い窒化シリコン(SiN)膜の使用や、実効配線抵抗(配線溝部の体積に対する配線抵抗)が増大する問題点を回避する構造のバリア膜を提供する。【解決手段】Cu埋め込み配線部の上面に中間層を介してAlまたはAl合金層が積層された膜を設ける。

請求項（抜粋）：

絶縁膜中に形成された埋め込みCu配線構造において、Cu配線部の上面に中間層を介してAlまたはAl合金層が積層された構造を有することを特徴とする半導体装置。

IPC (2件)：

H01L 21/3205 ,  H01L 21/28 301

FI (4件)：

H01L 21/28 301 R ,  H01L 21/88 R ,  H01L 21/88 M ,  H01L 21/88 N

Fターム (37件)：

4M104BB32 ,  4M104FF16 ,  4M104HH05 ,  4M104HH16 ,  5F033HH07 ,  5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH14 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH31 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033HH35 ,  5F033HH36 ,  5F033MM01 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ19 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033SS11 ,  5F033SS15 ,  5F033SS27 ,  5F033XX10 ,  5F033XX24 ,  5F033XX28

引用特許：

審査官引用 (2件)

• 半導体装置および半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-237029   出願人：ローム株式会社
• 半導体集積回路装置の製造方法および半導体集積回路装置
  公報種別：公開公報   出願番号：特願平9-023041   出願人：株式会社日立製作所