特許
J-GLOBAL ID：200903015227461376
半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2004-308438
公開番号（公開出願番号）：特開2006-120935
出願日： 2004年10月22日
公開日（公表日）： 2006年05月11日
要約：
【課題】小型高密度化が可能で高信頼なパッケージ積層型半導体装置を提供する。 【解決手段】半導体素子11が実装された複数の基板12が、熱硬化性樹脂を少なくとも含む熱硬化性樹脂組成物13で接着されており、熱硬化性樹脂組成物13の内部に設けたインナービア14を介して前記基板間が電気的に接続されており、半導体素子11の基板12との実装面を除く周囲部分が熱硬化性樹脂組成物13よりも低い弾性率である低弾性材料41で封止されており、複数の基板12で挟まれた内部に半導体素子11が内蔵されている。【選択図】 図6
請求項（抜粋）：
半導体素子を実装した複数の基板を積層して前記基板間を電気的に接続した半導体装置であって、
複数の前記基板が熱硬化性樹脂を少なくとも含む熱硬化性樹脂組成物で接着され、
前記熱硬化性樹脂組成物の内部に設けたインナービアを介して前記電気的に接続されており、
前記半導体素子の前記基板との接着部分を除く周囲部分には前記熱硬化性樹脂組成物が存在しておらず、
前記基板で挟まれた内部に少なくとも1つの半導体素子が内蔵されていることを特徴とする半導体装置。
IPC (5件)：
H01L 25/18
, H01L 25/07
, H01L 25/065
, H01L 23/29
, H01L 23/31
H01L25/08 Z
, H01L23/30 B
4M109AA02
, 4M109CA04
, 4M109EC04
, 4M109EE02
, 4M109GA02
