特許

J-GLOBAL ID：200903015256883573

絶縁ゲート型電界効果型トランジスタ及び半導体装置、並びにその製造方法

発明者： 杉井 信之 ,  大西 和博 ,  鷲尾 勝由
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願2002-289655
公開番号（公開出願番号）：特開2004-128185
出願日： 2002年10月02日
公開日（公表日）： 2004年04月22日
要約：

【課題】本発明は、歪みSOIトランジスタのチャネルにシリコンゲルマニウム層が接することに起因する短チャネル特性の悪化を回避する。更には、歪みSOIトランジスタのダブルゲート化や通常のシリコンないしはSOIトランジスタとの同一ウェハ上への混載を実現する。【解決手段】本願発明は、例えば、歪み緩和シリコンゲルマニウム層上に歪みシリコン層を成長させ、しかるのちに部分的にシリコンゲルマニウム層を除去することによって、歪みシリコン層によってチャネル層を構成する。【選択図】 図28

請求項（抜粋）：

互いに対向して配置された第1及び第2の不純物領域と、これらの両不純物領域の間にチャネルとを有する歪みシリコン層と、この歪みシリコン層上の、少なくとも前記チャネルに対応する領域にゲート絶縁膜と、当該ゲート絶縁膜上にゲート電極とを有し、且つ、 前記歪みシリコン層は、前記チャネルに対応する領域に接するシリコンゲルマニウム層を有せず且つ前記チャネルに対応する領域以外の領域において、シリコンゲルマニウム層と接した領域を有することを特徴とする絶縁ゲート型電界効果型トランジスタ。

IPC (9件)：

H01L21/336 ,  H01L21/20 ,  H01L21/762 ,  H01L21/764 ,  H01L21/8234 ,  H01L27/08 ,  H01L27/088 ,  H01L27/12 ,  H01L29/786

FI (14件)：

H01L29/78 618Z ,  H01L21/20 ,  H01L27/08 331E ,  H01L27/12 L ,  H01L27/12 R ,  H01L29/78 618A ,  H01L29/78 616V ,  H01L29/78 621 ,  H01L29/78 618C ,  H01L29/78 627G ,  H01L29/78 620 ,  H01L21/76 A ,  H01L21/76 D ,  H01L27/08 102A

Fターム (82件)：

5F032AA01 ,  5F032AA35 ,  5F032AA44 ,  5F032AA77 ,  5F032AC02 ,  5F032BB01 ,  5F032CA05 ,  5F032CA09 ,  5F032CA17 ,  5F032CA20 ,  5F032DA04 ,  5F032DA13 ,  5F032DA23 ,  5F032DA24 ,  5F032DA28 ,  5F032DA33 ,  5F032DA60 ,  5F032DA74 ,  5F032DA78 ,  5F048AA01 ,  5F048AA08 ,  5F048AB03 ,  5F048AC01 ,  5F048AC04 ,  5F048BA09 ,  5F048BA14 ,  5F048BA16 ,  5F048BC11 ,  5F048BC15 ,  5F048BC16 ,  5F048BC18 ,  5F048BG13 ,  5F048BG14 ,  5F048DA23 ,  5F048DA27 ,  5F052DA01 ,  5F052DA03 ,  5F052JA01 ,  5F052KA01 ,  5F052KA05 ,  5F110AA04 ,  5F110AA07 ,  5F110AA15 ,  5F110BB04 ,  5F110CC02 ,  5F110DD01 ,  5F110DD03 ,  5F110DD05 ,  5F110DD11 ,  5F110DD12 ,  5F110DD22 ,  5F110DD30 ,  5F110EE22 ,  5F110EE29 ,  5F110EE31 ,  5F110FF22 ,  5F110GG01 ,  5F110GG02 ,  5F110GG12 ,  5F110GG17 ,  5F110GG19 ,  5F110GG22 ,  5F110GG23 ,  5F110GG25 ,  5F110GG28 ,  5F110GG30 ,  5F110GG47 ,  5F110HJ13 ,  5F110HK08 ,  5F110HK09 ,  5F110HK34 ,  5F110HM15 ,  5F110NN02 ,  5F110NN65 ,  5F110NN74 ,  5F110NN78 ,  5F110PP01 ,  5F110PP10 ,  5F110PP23 ,  5F110PP36 ,  5F110QQ05 ,  5F110QQ11

引用特許：

審査官引用 (3件)

• 半導体側壁フィンを製造する方法
  公報種別：公開公報   出願番号：特願2001-319845   出願人：インターナショナル・ビジネス・マシーンズ・コーポレーション
• 積層半導体基板及びその製造方法並びに半導体装置
  公報種別：公開公報   出願番号：特願2000-096412   出願人：富士通株式会社
• 半導体装置および半導体基板
  公報種別：公開公報   出願番号：特願平11-087831   出願人：株式会社日立製作所