特許
J-GLOBAL ID:200903015299640402
MOS型ヘテロ構造、該構造を備えた半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
前田 弘 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-260737
公開番号(公開出願番号):特開2000-174275
出願日: 1999年09月14日
公開日(公表日): 2000年06月23日
要約:
【要約】【課題】 半導体基板中の構造欠陥が低減されたMOS型ヘテロ構造、或いは、半導体基板上の絶縁膜における半導体基板との界面の近傍に構造遷移層が存在しないMOS型ヘテロ構造を提供する。【解決手段】 シリコン基板10に、その表面のシリコン原子を再配列させることにより、複数のステップ10aと複数のテラス10bとを形成した後、シリコン基板10の表面が汚染されることを防止しつつ該表面に対して熱酸化を行なって、ステップ10a上に結晶質二酸化シリコンつまり結晶質酸化物11をエピタキシャル成長させる。結晶質酸化物11をテラス10bの表面に沿ってさらにエピタキシャル成長させることによって、シリコン基板10上において2次元的に連続する結晶質酸化物膜12を形成する。シリコン基板10上に結晶質酸化物膜12からなるゲート絶縁膜を介してゲート電極13を形成する。
請求項(抜粋):
単結晶シリコン基板と、前記単結晶シリコン基板上に形成された絶縁膜と、前記絶縁膜上に形成された導電膜とを備えたMOS型ヘテロ構造であって、前記単結晶シリコン基板は、その表面のシリコン原子が再配列することによって形成された複数のテラスと、該複数のテラス同士の境界部に位置する複数のステップとを有しており、前記絶縁膜は、前記ステップ上にエピタキシャル成長した結晶質二酸化シリコンを含んでいることを特徴とするMOS型ヘテロ構造。
IPC (5件):
H01L 29/78
, H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
FI (4件):
H01L 29/78 301 H
, H01L 27/10 434
, H01L 29/78 301 Q
, H01L 29/78 371
引用特許:
審査官引用 (7件)
-
半導体ヘテロ界面形成方法
公報種別:公開公報
出願番号:特願平7-259759
出願人:松下電器産業株式会社
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願平6-285123
出願人:株式会社メガチップス
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平8-339454
出願人:富士通株式会社
-
特開昭53-062987
-
特開平2-018934
-
特開平4-297063
-
シリコン酸化膜の形成方法
公報種別:公開公報
出願番号:特願平9-342476
出願人:富士通株式会社, 株式会社日立製作所, 日本電気株式会社
全件表示
前のページに戻る