特許
J-GLOBAL ID：200903015647920228

定電圧発生回路及び半導体記憶装置

発明者：
丹沢 徹

丹沢 徹 について

, 
梅沢 明

梅沢 明 について

, 
高野 芳徳

高野 芳徳 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2002-246790
公開番号（公開出願番号）：特開2003-162897
出願日： 2002年08月27日
公開日（公表日）： 2003年06月06日
要約：
【要約】【課題】 定電圧発生回路において、電源電圧Vccが低下しても、出力電圧Voを高く保つ。また、半導体記憶装置において、読出し電流と参照電流との間のマージンを十分な大きさに保つことができ大きな読出し速度を維持する。【解決手段】 定電圧発生回路1 ́は、定電流発生回路10と、定電流発生回路40と、定電圧出力部30とを備えている。定電流発生回路10は、定電圧出力部30はダイオード接続されたnMOSトランジスタn5を備えており、第3の電流経路14と接続されている。トランジスタn5のドレイン電圧が出力電圧として出力される。また、半導体記憶装置では、複数のビット線のうち隣接するビット線同士は、それぞれ複数のデータ線のうち互いに隣接していないデータ線に接続される。
請求項（抜粋）：
第1のトランジスタと第2のトランジスタとを含みこの第1のトランジスタと第2のトランジスタとの閾値電圧の差に依存して決定される第1電圧及び第1電流を発生する第1定電流発生回路と、前記第1電流に比例した第2電流を発生する第2定電流発生回路と、ゲートとドレインが接続された第3のトランジスタを含みこの第3のトランジスタに前記第2電流を流すときに発生する第2電圧を発生する電圧発生回路とを備えたことを特徴とする定電圧発生回路。
IPC (5件)：
G11C 16/06 ,  G11C 11/21 ,  G11C 11/417 ,  H01L 21/822 ,  H01L 27/04
FI (6件)：
G11C 11/21 ,  G11C 17/00 632 C ,  H01L 27/04 B ,  G11C 17/00 634 ,  G11C 17/00 636 B ,  G11C 11/34 305
Fターム (16件)：
5B015HH01 ,  5B015JJ14 ,  5B015JJ24 ,  5B015KA38 ,  5B015KB09 ,  5B025AD06 ,  5B025AD09 ,  5B025AE05 ,  5B025AE08 ,  5B025AF04 ,  5F038AV04 ,  5F038AV06 ,  5F038BB02 ,  5F038BB04 ,  5F038DF05 ,  5F038EZ20
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM