特許
J-GLOBAL ID：200903015876069248

シリコン接合界面の形成方法

発明者：
ダーデリアン、ガーロウ ジェイ.

ダーデリアン、ガーロウ ジェイ. について

, 
サンドゥー、ガーテジ エス.

サンドゥー、ガーテジ エス. について


出願人/特許権者：
マイクロン テクノロジー インコーポレイテッド

マイクロン テクノロジー インコーポレイテッド について


代理人 (1件)： 恩田 博宣 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-569443
公開番号（公開出願番号）：特表2003-517716
出願日： 1999年07月20日
公開日（公表日）： 2003年05月27日
要約：
【要約】コンテナセル中のトランジスタとコンデンサ間にあるポリプラグ等のポリシリコン接合を用いた半導体素子においては、界面が無ければこのポリプラブがコンデンサの底部極板に接触する場合、界面が設けられる。この界面によって、プラグからのシリコンがコンデンサの誘電体中へ拡散することが抑制される。また、この界面には酸素障壁が含まれており、処理中ポリプラグの酸化を防止する。界面の下には珪化物層があり、ポリプラグとの電気的接触を強化する効果がある。好適な方法において、この界面は、窪んだポリプラグ上にチタン層を選択的に成膜することによって生成され周囲の酸化物を除外する。成膜プロセスによってチタンの珪化処理が可能である。次にチタン珪化物の上半分が窒化処理される。引き続いて、共形のルテニウムあるいはルテニウム酸化物層が成膜され、チタン窒化物を覆い、またコンテナセルの側面と底部にライニングを施す。
請求項（抜粋）：
半導体回路における第1の素子と第2の素子間において、電気的な導通を確立するための方法であって、 前記第1の素子を導電性材料の第1の端部に接触させる段階と、 始原障壁要素を前記導電性材料の第2の端部上に積層する段階と、 前記始原障壁要素の少なくとも一部分を窒化処理する段階と、 前記第2の素子を前記始原障壁要素の前記部分に接触させる段階と、を含むことを特徴とする方法。
IPC (3件)：
H01L 21/8242 ,  H01L 21/768 ,  H01L 27/108
FI (2件)：
H01L 27/10 621 C ,  H01L 21/90 D
Fターム (36件)：
5F033HH00 ,  5F033HH18 ,  5F033HH27 ,  5F033JJ07 ,  5F033JJ19 ,  5F033JJ25 ,  5F033JJ27 ,  5F033JJ28 ,  5F033JJ31 ,  5F033JJ33 ,  5F033JJ34 ,  5F033JJ35 ,  5F033KK01 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033NN03 ,  5F033NN06 ,  5F033NN07 ,  5F033PP04 ,  5F033PP09 ,  5F033QQ73 ,  5F033QQ78 ,  5F033QQ85 ,  5F033QQ90 ,  5F033VV16 ,  5F033XX28 ,  5F083AD24 ,  5F083GA25 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083MA06 ,  5F083MA17
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM