特許
J-GLOBAL ID：200903015938473814

昇圧回路

発明者：
三木 淳範

三木 淳範 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平10-086615
公開番号（公開出願番号）：特開平11-283392
出願日： 1998年03月31日
公開日（公表日）： 1999年10月15日
要約：
【要約】【課題】 昇圧回路の電流供給能力を向上し、昇圧効率を上げ、昇圧スピードを期待する値にまで速くすることを課題とする。【解決手段】 入力とドレインとゲートとを接続しソースを出力とする伝達トランジスタと、該ソースに一端を接続され他端にクロックを入力するキャパシタとからなる昇圧セルを複数個縦続接続した昇圧回路において、前記複数個の昇圧セルの前記伝達トランジスタは、半導体基板上に形成された第1ウエルと、該第1ウエル上に形成された第2ウエルとからなるトリプルウエルで構成され、前記半導体基板は基準電位に接続され、前記第1ウエル内の同一導電型の拡散層と、前記第2ウエル内の同一導電型の拡散層と、前記第2ウエル内の反導電型の拡散層と、前記キャパシタの一端と、前記伝達トランジスタのゲートとを接続したことを特徴とする。
請求項（抜粋）：
入力とドレインとゲートとを接続しソースを出力とする伝達トランジスタと、該ソースに一端を接続され他端にクロックを入力するキャパシタとからなる昇圧セルを複数個縦続接続した昇圧回路において、前記複数個の昇圧セルの前記伝達トランジスタは、半導体基板上に形成された第1ウエルと、該第1ウエル上に形成された第2ウエルとからなるトリプルウエルで構成され、前記半導体基板は基準電位に接続され、前記第1ウエル内の同一導電型の拡散層と、前記第2ウエル内の同一導電型の拡散層と、前記第2ウエル内の反導電型の拡散層と、前記キャパシタの一端と、前記伝達トランジスタのゲートとを接続したことを特徴とする昇圧回路。
IPC (2件)：
G11C 16/06 ,  H02M 3/07
FI (2件)：
G11C 17/00 632 A ,  H02M 3/07
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM