特許

J-GLOBAL ID：200903015971632812

電源回路

発明者： 植田 展正 ,  山本 聖
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 石田 敬 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-130323
公開番号（公開出願番号）：特開平7-334256
出願日： 1994年06月13日
公開日（公表日）： 1995年12月22日
要約：

【要約】【目的】 電流消費の少ない電源回路を得る。【構成】 電源10に接続される電流源2及び基準電圧発生手段3、及び基準電圧発生手段3の出力側に接続された基準電圧出力手段7を備えた電源回路において、電流源と基準電圧発生手段の間のトランスファーゲート5、基準電圧発生手段と基準電圧出力手段の間のトランスファーゲート6、及び各トランスファーゲートをオン・オフさせる手段8を設け、基準電圧出力手段は、その入力がハイインピーダンスであり、各トランスファーゲートがオフのときも、入力電圧を保持するように構成される。基準電圧発生手段に間欠的に電流が供給されるため、消費電流が減少する。また、トランスファーゲートのオフ時にも、電源の出力電圧は一定に保持される。

請求項（抜粋）：

電源に接続される電流源及び基準電圧発生手段、及び該基準電圧発生手段の出力側に接続された基準電圧出力手段を備えた電源回路において、前記電流源と前記基準電圧発生手段の間に設けたトランスファーゲート、前記基準電圧発生手段と前記基準電圧出力手段の間に設けたトランスファーゲート、及び前記各トランスファーゲートをオン・オフさせる手段を具備し、前記基準電圧出力手段は、その入力がハイインピーダンスであり、前記各トランスファーゲートがオフのときも、入力電圧を保持するように構成されていることを特徴とする電源回路。

IPC (3件)：

G05F 1/56 310 ,  H02J 1/00 306 ,  H02J 1/00 307

引用特許：

審査官引用 (4件)

• 基準電圧発生回路
  公報種別：公開公報   出願番号：特願平5-319405   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 特開平4-252312
  
• 降圧回路を備えたSRAM
  公報種別：公開公報   出願番号：特願平3-347314   出願人：シャープ株式会社
• 特開平4-252312