特許
J-GLOBAL ID:200903016019274895
メモリセルの強誘電体トランジスタから状態を読み出す、および、強誘電体トランジスタに状態を格納する方法、ならびに、メモリマトリックス
発明者:
,
,
,
,
出願人/特許権者:
代理人 (3件):
山本 秀策
, 安村 高明
, 森下 夏樹
公報種別:公表公報
出願番号(国際出願番号):特願2002-551859
公開番号(公開出願番号):特表2004-516604
出願日: 2001年12月19日
公開日(公表日): 2004年06月03日
要約:
状態は、強誘電体トランジスタから読み出されるか、または強誘電体トランジスタに格納される。トランジスタは、さらなる強誘電体トランジスタを有する複数のさらなるメモリセルを有するメモリマトリックスにおいて構成され、状態は、該強誘電体トランジスタから読み出されるか、または該強誘電体トランジスタに格納される。状態を読み出しまたは格納する間、メモリマトリックスにおける少なくとも1つのさらなる強誘電体トランジスタが、空乏領域にて動作するように駆動される。
請求項(抜粋):
状態をメモリセルの強誘電体トランジスタから読み出すか、またはメモリセルの強誘電体トランジスタに格納する方法であって、該トランジスタは、さらなる強誘電体トランジスタを有する複数のさらなるメモリセルを有するメモリマトリックスにおいて構成され、
該状態は、該強誘電体トランジスタから読み出されるか、または該強誘電体トランジスタに格納され、
メモリマトリックスにおける少なくとも1つのさらなる強誘電体トランジスタが、該状態の読み出しまたは格納の間、該さらなる強誘電体トランジスタが空乏領域にて動作するように駆動される、方法。
IPC (5件):
G11C11/22
, H01L21/8247
, H01L27/105
, H01L29/788
, H01L29/792
FI (3件):
G11C11/22 503
, H01L27/10 444A
, H01L29/78 371
Fターム (15件):
5F083FR06
, 5F083GA11
, 5F083JA01
, 5F083JA02
, 5F083JA15
, 5F083JA17
, 5F083PR21
, 5F083PR22
, 5F083PR29
, 5F083PR33
, 5F083PR36
, 5F101BA62
, 5F101BB12
, 5F101BD02
, 5F101BE07
引用特許:
前のページに戻る