特許
J-GLOBAL ID：200903016104823580

半導体装置

発明者：
柴田 和孝

柴田 和孝 について


出願人/特許権者：
ローム株式会社

ローム株式会社 について


代理人 (1件)： 吉田 稔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-002406
公開番号（公開出願番号）：特開2001-196527
出願日： 2000年01月11日
公開日（公表日）： 2001年07月19日
要約：
【要約】【課題】 チップ・オン・チップ構造の半導体装置において、半導体チップのバンプ電極の基端側近傍に回路素子を設けつつ、回路素子の実装密度を高めることのできる半導体装置を提供する。【解決手段】 第1の半導体チップ1と第2の半導体チップ2とのそれぞれの主面11,12同士が互いに対面して接着され、かつそれらの主面11,12に形成されている電極12,15同士が互いに対向して導通され、複数の半導体チップ1,2がパッケージング樹脂5によって樹脂パッケージされた半導体装置であって、複数の半導体チップ1,2が樹脂パッケージされる際のパッケージング樹脂5の収縮による押圧力を緩和するために、少なくとも一方の半導体チップ2の片面22がパッケージング樹脂5の外部に露出された。
請求項（抜粋）：
第1の半導体チップと第2の半導体チップとのそれぞれの主面同士が互いに対面して接着され、かつそれらの主面に形成されている電極同士が互いに対向して導通され、上記複数の半導体チップがパッケージング樹脂によって樹脂パッケージされた半導体装置であって、上記複数の半導体チップが樹脂パッケージされる際の上記パッケージング樹脂の収縮による押圧力を緩和するために、少なくとも上記一方の半導体チップの片面がパッケージング樹脂の外部に露出されたことを特徴とする、半導体装置。
IPC (4件)：
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/28
FI (2件)：
H01L 23/28 J ,  H01L 25/08 B
Fターム (7件)：
4M109AA01 ,  4M109BA01 ,  4M109CA21 ,  4M109DA04 ,  4M109DA08 ,  4M109DB02 ,  4M109GA05
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM