半導体装置

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2007-315900
公開番号（公開出願番号）：特開2008-146068
出願日： 2007年12月06日
公開日（公表日）： 2008年06月26日
要約：

【課題】大画面化しても低消費電力、歩留まり及び信頼性の向上を実現するための半導体装置の構造及びその作製方法を提供する。【解決手段】画面で使われる画素薄膜トランジスタを逆スタガ型薄膜トランジスタで作製する。その逆スタガ型薄膜トランジスタにおいて、ソース配線、ゲート電極を同一平面上に作製する。また、ソース配線と逆スタガ型薄膜トランジスタ、画素電極と逆スタガ型薄膜トランジスタをつなぐ金属配線を同一工程で作製する。【選択図】図3

請求項（抜粋）：

絶縁表面上に形成されたゲート電極と、前記ゲート電極上に形成された絶縁膜と、前記絶縁膜上に形成された第1の非晶質半導体膜と、前記第1の非晶質半導体膜上に形成されたn型を付与する不純物元素を有する第2の非晶質半導体膜を有する逆スタガ型薄膜トランジスタを画素部に用いる半導体装置であって、前記第2の非晶質半導体膜にソース領域、ドレイン領域が形成され、前記第2の非晶質半導体膜のソース領域、ドレイン領域のいずれか一方とソース配線が、前記絶縁膜上の第1の金属配線により電気的に接続され、前記第2の非晶質半導体膜のソース領域、ドレイン領域のいずれか他方と画素電極が、前記絶縁膜上の第2の金属配線により電気的に接続され、前記第1の金属配線と前記第2の金属配線は同一の金属から形成され、前記ソース配線は前記絶縁膜下に形成され、前記ソース配線と前記ゲート電極は同一平面上に形成され、同一の金属から形成されていることを特徴とする半導体装置。

IPC (6件)：

G09F 9/30 , G02F 1/136 , H01L 29/786 , H01L 29/417 , H01L 21/320 , H01L 23/52

FI (5件)：

G09F9/30 338 , G02F1/1368 , H01L29/78 612C , H01L29/50 M , H01L21/88 R

Fターム (127件)：

2H092JA26 , 2H092JA28 , 2H092JA34 , 2H092JA37 , 2H092JA41 , 2H092JA46 , 2H092JA47 , 2H092JB24 , 2H092JB33 , 2H092JB69 , 2H092KA05 , 2H092KA07 , 2H092KA18 , 2H092KA22 , 2H092KB04 , 2H092KB13 , 2H092MA05 , 2H092MA08 , 2H092MA13 , 2H092MA18 , 2H092MA27 , 2H092NA28 , 2H092NA29 , 4M104AA01 , 4M104AA08 , 4M104AA09 , 4M104BB13 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB18 , 4M104BB29 , 4M104BB30 , 4M104BB31 , 4M104BB32 , 4M104BB33 , 4M104BB36 , 4M104CC01 , 4M104CC05 , 4M104DD51 , 4M104DD63 , 4M104FF13 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104GG20 , 4M104HH16 , 5C094AA22 , 5C094AA31 , 5C094AA42 , 5C094BA03 , 5C094BA43 , 5C094DA13 , 5C094FB14 , 5C094HA08 , 5F033GG04 , 5F033HH07 , 5F033HH11 , 5F033HH13 , 5F033HH14 , 5F033HH16 , 5F033HH17 , 5F033HH18 , 5F033HH19 , 5F033HH20 , 5F033HH21 , 5F033HH32 , 5F033HH33 , 5F033HH34 , 5F033JJ01 , 5F033KK05 , 5F033MM05 , 5F033PP26 , 5F033QQ08 , 5F033VV06 , 5F033VV15 , 5F033XX10 , 5F110AA03 , 5F110AA28 , 5F110BB01 , 5F110CC07 , 5F110CC08 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110EE01 , 5F110EE02 , 5F110EE04 , 5F110EE06 , 5F110EE14 , 5F110EE38 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110GG02 , 5F110GG15 , 5F110GG25 , 5F110GG43 , 5F110GG45 , 5F110HJ01 , 5F110HJ04 , 5F110HJ12 , 5F110HJ13 , 5F110HK09 , 5F110HK16 , 5F110HK25 , 5F110HK33 , 5F110HK35 , 5F110HL02 , 5F110HL03 , 5F110HL04 , 5F110HL06 , 5F110HL07 , 5F110HL11 , 5F110HM15 , 5F110HM19 , 5F110NN03 , 5F110NN04 , 5F110NN12 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN35 , 5F110NN73 , 5F110QQ12

引用特許：

審査官引用 (6件)

半導体装置及びその作製方法
公報種別：公開公報出願番号：特願2000-400280 出願人：株式会社半導体エネルギー研究所
薄膜トランジスタアレイ基板
公報種別：公開公報出願番号：特願平9-125551 出願人：株式会社アドバンスト・ディスプレイ
薄膜トランジスタマトリクス装置及びその製造方法
公報種別：公開公報出願番号：特願平5-221645 出願人：富士通株式会社

全件表示

前のページに戻る