特許
J-GLOBAL ID：200903016165848496

半導体装置

発明者：
牧野 博之

牧野 博之 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-207911
公開番号（公開出願番号）：特開2002-026125
出願日： 2000年07月10日
公開日（公表日）： 2002年01月25日
要約：
【要約】【課題】 半導体装置内の半導体集積回路を設計する際、トランジスタの性能低下を引起すことのないパターン構造を有する半導体装置を提供する。【解決手段】 トランジスタの動作に寄与する第1ゲート電極1〜4およびトランジスタの動作に寄与しない第2ゲート電極19,20は、いずれも同一長さであり、また、ゲート長さ方向に沿って同一ピッチで配置されている。また、第1ゲート電極1〜4および第2ゲート電極19,20のゲート幅方向の両端部が、それぞれ最も長い活性領域幅以上に設けられている。
請求項（抜粋）：
半導体基板に形成された複数のソース/ドレイン領域と、第1の方向に沿って配列され、各々のゲート幅方向は前記第1の方向と垂直な第2の方向と一致する複数のゲート電極とを有するトランジスタ形成領域と、各々は、前記複数のゲート電極のうちの一つと、前記複数のソース/ドレイン領域のうちの二つとにより構成される複数の電界効果トランジスタとを備え、前記複数の電界効果トランジスタは、前記複数のソース/ドレイン領域の第2の方向に沿った長さである活性領域幅が異なるものを2種以上含み、前記複数のゲート電極の各々のゲート幅は、最も長い活性領域幅以上に設けられる、半導体装置。
Fターム (9件)：
5F064AA04 ,  5F064BB03 ,  5F064BB05 ,  5F064BB07 ,  5F064CC10 ,  5F064DD09 ,  5F064EE18 ,  5F064EE36 ,  5F064GG10
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM