特許

J-GLOBAL ID：200903016190853437

半導体装置およびその製造方法

発明者： 小松 裕司
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-240663
公開番号（公開出願番号）：特開平10-093080
出願日： 1996年09月11日
公開日（公表日）： 1998年04月10日
要約：

【要約】【課題】 ポリサイドゲート電極膜厚を薄くしても、ゲート電極耐圧劣化やしきい値電圧VTHの変化がないポリサイドゲート電極構造のMOSトランジスタを含む半導体装置およびその製造方法を提供する。【解決手段】 ゲート酸化膜13上に約50nmの第1のa-Si膜31、約30nmのTiN膜32および約50nmの第2のa-Si膜33を形成し、これらをパターニングしてゲート電極部2を形成し、サイドウォール酸化膜17やソース・ドレイン層19を形成した後、Ti膜を堆積し、2段階の熱処理によりゲート電極部2の第2のa-Si膜33を全てシリサイド化して低抵抗のTiSi2 膜34を形成すると同時に、ソース・ドレイン層19表面にも低抵抗のTiSi2 膜35を形成する。【効果】 高集積化した半導体装置の作製が可能になる。

請求項（抜粋）：

多結晶シリコン膜、拡散防止膜および金属シリサイド膜で構成させたゲート電極構造のMOSトランジスタを含む半導体装置において、前記拡散防止膜が高融点金属窒化膜であることを特徴とする半導体装置。

IPC (5件)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/8238 ,  H01L 27/092

FI (4件)：

H01L 29/78 301 G ,  H01L 21/28 301 R ,  H01L 21/28 301 T ,  H01L 27/08 321 D

引用特許：

審査官引用 (4件)

• MOSトランジスタの多層ゲート電極の製造方法
  公報種別：公開公報   出願番号：特願平3-173248   出願人：シーメンスアクチエンゲゼルシヤフト
• 半導体集積回路装置の製造方法およびそれにより得られた半導体集積回路装置
  公報種別：公開公報   出願番号：特願平6-313838   出願人：株式会社日立製作所
• 特開平4-318925
  
• 特開平4-318925