特許
J-GLOBAL ID:200903016238763460

情報処理装置、プログラム、情報処理システム、及び情報処理装置の制御方法

発明者:
出願人/特許権者:
代理人 (5件): 一色 健輔 ,  原島 典孝 ,  黒川 恵 ,  吉田 浩二 ,  青木 康
公報種別:公開公報
出願番号(国際出願番号):特願2002-351663
公開番号(公開出願番号):特開2004-185327
出願日: 2002年12月03日
公開日(公表日): 2004年07月02日
要約:
【課題】データ入出力要求増加時に優先度の高いデータ入出力要求を優先させることのできる情報処理装置,プログラム,情報処理システム及び情報処理装置の制御方法を提供する。【解決手段】記憶デバイスへデータ入出力要求を送信するために、前記記憶デバイスとの間に論理的な経路である論理パスを複数設定する手段と、前記データ入出力要求に記述されている前記記憶デバイスにより提供される記憶領域のうちの特定の記憶領域を指定するための情報と前記論理パスとを対応付ける手段と、前記各論理パスの使用率を判定値と比較する手段と、前記比較の結果に応じて、前記データ入出力要求を、前記情報に対応付けられている前記論理パスを介して前記記憶デバイスに送信する制御に切り替える手段とを備えることを特徴とする情報処理装置。【選択図】 図1
請求項(抜粋):
記憶デバイスへデータ入出力要求を送信するために、前記記憶デバイスとの間に論理的な経路である論理パスを複数設定する手段と、 前記データ入出力要求に記述されている前記記憶デバイスにより提供される記憶領域のうちの特定の記憶領域を指定するための情報と前記論理パスとを対応付ける手段と、 前記各論理パスの使用率を判定値と比較する手段と、 前記比較の結果に応じて、前記データ入出力要求を、前記情報に対応付けられている前記論理パスを介して前記記憶デバイスに送信する制御に切り替える手段と を備えることを特徴とする情報処理装置。
IPC (2件):
G06F13/10 ,  G06F9/46
FI (2件):
G06F13/10 330A ,  G06F9/46 340F
Fターム (9件):
5B014EB04 ,  5B014GA13 ,  5B014GC07 ,  5B098AA03 ,  5B098AA07 ,  5B098GA01 ,  5B098GD03 ,  5B098GD06 ,  5B098GD17
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る