特許

J-GLOBAL ID：200903016329842800

半導体記憶装置

発明者： 大野 敦子 ,  林 光昭 ,  仲矢 修治
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平11-343982
公開番号（公開出願番号）：特開2001-160297
出願日： 1999年12月03日
公開日（公表日）： 2001年06月12日
要約：

【要約】【課題】 不揮発性メモリを有する不揮発性メモリコアの読み出し回路において、プリチャージ終了後ワード線の立ち上げを行っているため高速に読み出すことができない。またメモリコアを使用するセットやLSIによって仕様が異なり、品種毎に開発する必要があった。【解決手段】 外部制御信号の状態に応じて、2つの異なるタイミングでワード線を立ち上げるように、ワード線制御回路12を設け、高速時はプリチャージを行いながらワード線の立ち上げを行うためプリチャージ終了後に直ちにセンス動作が開始され、高速アクセスできる。低消費電力時は、プリチャージ終了後にワード線の立ち上げを行うため消費電力を抑えることができる。この様に外部制御信号を切り替えるだけで高速と低消費を満たすことができる。

請求項（抜粋）：

行列に配列されたメモリセルからなるメモリセルアレイと、前記メモリセルアレイの行を選択するワード線と、前記メモリセルアレイの列を選択するビット線と、選択されたメモリセルから前記ビット線を介して読み出された情報を増幅するセンスアンプと、前記ワード線の選択タイミングを動作モード切替信号に応答して制御する制御手段とを備えた半導体記憶装置。

FI (2件)：

G11C 17/00 634 B ,  G11C 17/00 633 B

Fターム (7件)：

5B025AD02 ,  5B025AD03 ,  5B025AD05 ,  5B025AD06 ,  5B025AD11 ,  5B025AE05 ,  5B025AE06

引用特許：

審査官引用 (2件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平5-272268   出願人：松下電器産業株式会社
• 多重誤り訂正回路を内蔵する半導体メモリ装置
  公報種別：公開公報   出願番号：特願平5-188179   出願人：三星電子株式会社