特許
J-GLOBAL ID：200903016337685241
同期回路
発明者：
出願人/特許権者：
代理人 (1件)：
大西 健治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-020273
公開番号（公開出願番号）：特開2000-224154
出願日： 1999年01月28日
公開日（公表日）： 2000年08月11日
要約：
【要約】【目的】 疑似同期情報を含むような伝送データが転送されてきても、高速かつ確実に同期確立を実現する。【解決手段】 疑似同期情報を検出し、同期喪失が生じた後、算出されているフレーム長情報LXに乱数出力部111から出力される乱数を演算器12にて加算する。ストリームカウンタ11にて、複数の伝送データESが連続してなるビットストリームに対して、演算器12にて演算された結果である出力情報LS分のビットだけ遅れて転送されたビット位置から同期情報の検出を再び行う。
請求項（抜粋）：
同期情報及びフレーム長を指示する情報を少なくとも含む伝送データが連続して伝送され、該伝送データの前記同期情報を検出して伝送データに対する同期の確立を行う同期回路において、前記伝送データを順次受信し、先の伝送データのフレーム長情報に基づき、後続の伝送データに対するに対する転送を制御する入力制御部と、前記入力制御部から転送される伝送データから同期情報に相当する情報を検出し、該同期情報として検出された情報と所定の情報とを比較し、その一致あるいは不一致を指示する指示情報を出力する同期情報比較部と、伝送データに含まれるフレーム長を指示する情報に基づきフレーム長を決定し、フレーム長情報として出力するフレーム長決定部と、前記指示情報に応じて、一致が検出された回数及び不一致が検出された回数を計数し、前記不一致が検出された回数が所定の回数に達した時に、制御信号を出力する計数部とを有し、前記入力制御部は、前記制御信号に応じて、フレーム長決定部から入力されるフレーム長情報を変更し、変更したフレーム長情報に基づき、伝送データに対する転送の制御を行うことを特徴とする同期回路。
IPC (2件)：
FI (2件)：
H04L 7/08 D
, H04J 3/06 A
5K028AA15
, 5K028MM05
, 5K028NN01
, 5K028NN08
, 5K028NN12
, 5K047AA04
, 5K047HH01
, 5K047HH15
, 5K047HH21
, 5K047HH54
, 5K047MM12
, 5K047MM56
, 5K047MM62
