設計支援装置

発明者：
出願人/特許権者：
代理人 (1件)：三好秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-264320
公開番号（公開出願番号）：特開平9-106407
出願日： 1995年10月12日
公開日（公表日）： 1997年04月22日
要約：

【要約】【課題】本発明は、論理回路設計において繰り返しの少ないトップダウンな設計を支援し、大規模、高性能なLSIを短期間で設計することを可能にした設計支援装置を提供することを課題とする。【解決手段】この発明は、レジスタ転送レベル(RTL)のHDL記述を解釈するHDL解釈部6の解釈結果を受けて、外部から与えられる指示にしたがって又は自動でモジュールの分割・マージを行うモジュール分割・マージ部8と、モジュール分割・マージ部8で行われた分割・マージ結果又はHDL解釈部6の解釈結果に対してモジュールを配置するモジュール配置部10と、モジュール配置部10によって配置される各モジュールに対して面積、形状、タイミング及び消費電力を割り振るbudgeting部11と、HDL解釈6の解釈結果、モジュール分割・マージ部8の分割、マージ結果及びモジュール配置部10の配置結果に対してモジュール情報を見積る性能見積部7を備えて構成される。

請求項（抜粋）：

論理回路の機能検証が終了した又は機能検証を行っているレジスタ転送レベル(RTL)のハードウェア記述言語(HDL)によるHDL記述を入力して解釈する解釈手段と、前記解釈手段の解釈結果を受けて、外部から与えられる指示にしたがって又は自動でモジュールの分割・マージを行う分割・マージ手段と、前記解釈手段の解釈結果に前記分割・マージ手段で行われた分割・マージ結果を加え、加えた結果をHDL記述として生成するHDL記述生成手段と、前記分割・マージ手段で行われた分割・マージ結果又は前記解釈手段の解釈結果に対して、論理ゲートのゲート数、面積、配線領域を含むモジュールの面積、形状、及びパスの遅延、消費電力、モジュール間の配線情報を含むモジュールの配置情報を考慮して、外部から与えられる指示により又は自動でモジュールを配置する配置手段と、前記配置手段によって配置される各モジュールに対して面積、形状、タイミング及び消費電力を割り振る割振手段と、前記解釈手段の解釈結果、前記分割・マージ手段の分割・マージ結果及び前記配置手段の配置結果に対してモジュールの配置情報を見積り、見積結果を前記配置手段に与える見積手段と、前記解釈手段の解釈結果、前記HDL記述生成手段により生成された前記分割・マージ手段による分割・マージ結果のHDL記述、前記配置手段の配置結果及び前記割振手段の割り振り結果に基づいて論理合成装置に対する論理合成の指示及びレイアウト装置に対するレイアウト指示を生成する指示生成手段とを有することを特徴とする設計支援装置。

FI (3件)：

G06F 15/60 656 B , G06F 15/60 652 G , G06F 15/60 654 A

引用特許：

審査官引用 (6件)

レジスタ転送レベルフロアプラン方法及びその装置
公報種別：公開公報出願番号：特願平6-009328 出願人：松下電器産業株式会社
特開平4-250570
特開平4-250570

全件表示

前のページに戻る