特許
J-GLOBAL ID:200903016707458576
データ処理装置
発明者:
出願人/特許権者:
代理人 (2件):
河野 登夫
, 河野 英仁
公報種別:公開公報
出願番号(国際出願番号):特願2003-367874
公開番号(公開出願番号):特開2005-135021
出願日: 2003年10月28日
公開日(公表日): 2005年05月26日
要約:
【課題】 FPGAのコンフィグレーション完了後、主電源の電圧レベルの変化に影響を受けることなくFPGAの誤動作を防止することができるデータ処理装置の提供。【解決手段】 切換器8は端子8a及び端子8d(第1端子及び第4端子)が主電源9及び補助電源10に接続され、端子8b及び端子8c(第2端子及び第3端子)がFPGA7に接続されており、第1入力端子がアースされ、第2入力端子が端子8dに接続されたスイッチング部83を備える。主電源9が投入された場合、切換器8は端子8aに印加された主電源9の電圧を端子8bから出力し、FPGA7は該電圧を端子7aにて検出し、シリアルI/FROM11から回路データを読み出してコンフィグレーションし、その完了時に端子7bから信号をスイッチング部83の第3入力端子へ出力する。これに伴い、切換器8はスイッチング部83から出力される補助電源10の電圧を端子8bから出力する。【選択図】 図1
請求項(抜粋):
データ処理を行うべくプログラムされたフィールドプログラマブルゲートアレイと、該フィールドプログラマブルゲートアレイに接続された切換器とを備え、
該切換器は、主電源及び補助電源に各別に接続すべくなしてあり、前記主電源の電圧が印加された場合に、該主電源の電圧を前記フィールドプログラマブルゲートアレイに供給すべくなしてあり、
前記フィールドプログラマブルゲートアレイは、前記主電源の電圧を検出してコンフィグレーションを行うべくなしてあり、コンフィグレーション完了時に、前記切換器へ信号を出力すべくなしてあり、
前記切換器は、前記補助電源の電圧が印加された場合であって、前記フィールドプログラマブルゲートアレイから出力される前記信号を受信したときに、前記補助電源の電圧を前記フィールドプログラマブルゲートアレイに供給すべくなしてある
ことを特徴とするデータ処理装置。
IPC (1件):
FI (1件):
Fターム (3件):
5B011EA09
, 5B011GG03
, 5B011JB00
引用特許:
出願人引用 (1件)
-
多重化計装システム
公報種別:公開公報
出願番号:特願平11-054576
出願人:バブコック日立株式会社
審査官引用 (3件)
-
特開昭63-156215
-
特開平4-138718
-
PLD装置
公報種別:公開公報
出願番号:特願平10-359491
出願人:宮城日本電気株式会社
前のページに戻る