特許
J-GLOBAL ID：200903016746158016

CMOS半導体装置の製造方法

発明者：
田中 庸夫

田中 庸夫 について

, 
五十嵐 弥

五十嵐 弥 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-223267
公開番号（公開出願番号）：特開2001-053160
出願日： 1999年08月06日
公開日（公表日）： 2001年02月23日
要約：
【要約】【課題】 CMOS半導体装置におけるイオン注入工程の合理化を図る。【解決手段】 P型半導体基板1上にN型の高耐圧MOSトランジスタを形成し、前記基板上のNウエル2上にP型の高耐圧MOSトランジスタを形成するCMOS半導体装置の製造方法において、前記N型/P型の高耐圧MOSトランジスタのLN型/LP型ソース・ドレイン層4,6形成用のイオン注入工程と、前記N型/P型の高耐圧MOSトランジスタ形成領域近傍の素子分離膜9下に形成されるFN/FP層5,7形成用のイオン注入工程とを同一工程で行うようにしたことを特徴とする。
請求項（抜粋）：
一導電型半導体基板上に逆導電型MOSトランジスタ部を形成し、前記基板上の逆導電型ウエル上に一導電型MOSトランジスタ部を形成するCMOS半導体装置の製造方法において、前記一導電型/逆導電型MOSトランジスタ部の一導電型/逆導電型ソース・ドレイン層形成用のイオン注入工程と、前記逆導電型/一導電型MOSトランジスタ形成領域近傍の素子分離膜下に形成される一導電型/逆導電型チャネルストッパ層形成用のイオン注入工程とを同一工程で行うようにしたことを特徴とするCMOS半導体装置の製造方法。
IPC (4件)：
H01L 21/8238 ,  H01L 27/092 ,  H01L 21/76 ,  H01L 27/08 331
FI (3件)：
H01L 27/08 321 N ,  H01L 27/08 331 B ,  H01L 21/76 M
Fターム (23件)：
5F032AA14 ,  5F032AA44 ,  5F032AA84 ,  5F032BA02 ,  5F032BB06 ,  5F032CA03 ,  5F032CA07 ,  5F032CA17 ,  5F032CA24 ,  5F032DA43 ,  5F032DA80 ,  5F048AA09 ,  5F048AC03 ,  5F048AC06 ,  5F048BB05 ,  5F048BB08 ,  5F048BC03 ,  5F048BC05 ,  5F048BE03 ,  5F048BG12 ,  5F048BH07 ,  5F048DA03 ,  5F048DA10
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM