特許
J-GLOBAL ID：200903016765186373

基板張り合わせ方法

発明者：
三ッ石 創

三ッ石 創 について


出願人/特許権者：
株式会社ニコン

株式会社ニコン について


代理人 (1件)： 伊藤 信和
公報種別：公開公報
出願番号（国際出願番号）：特願2007-325618
公開番号（公開出願番号）：特開2009-147257
出願日： 2007年12月18日
公開日（公表日）： 2009年07月02日
要約：
【課題】 より最適に半導体ウエハ同士の接合を行うことができる基板張り合わせ方法を提供する。【解決手段】 基板張り合わせ方法は、第1条件下で、第1基板(W1)と第2基板(W2)とのそれぞれ被加工領域毎(ES)に設定された計測点のうち、予め選択された所定数のサンプル計測点(SA)の位置を計測する計測工程(P11、P12)と、サンプル計測点の計測位置を演算パラメータとして統計演算を行い、第1基準マーク及び第2基準マークを基準としたそれぞれの被加工領域の配列のオフセットなどを算出する算出工程(P13)と、第1条件とは異なる第2条件下で、第1基板及び第2基板に対して表面を活性化させる表面活性工程(P15)と、第2条件下で、第1基準マーク及び第2基準マークを観察しながら、算出工程の算出結果に基づいて第1基板と第2基板とを重ね合わせる重ね合わせ工程(P18、P19)と、を備える。【選択図】 図6
請求項（抜粋）：
被加工領域毎に設定された計測点を有する第1基板と第2基板とを張り合わせる基板張り合わせ方法において、 第1基準マークを有する第1基板保持部によって前記第1基板を保持し、第2基準マークを有する第2基板保持部によって前記第2基板を保持する保持工程と、 第1条件下で、前記第1基板と第2基板とのそれぞれ前記被加工領域毎に設定された計測点のうち、予め選択された所定数のサンプル計測点の位置を計測する計測工程と、 前記サンプル計測点の計測位置を演算パラメータとして統計演算を行い、前記第1基準マーク及び第2基準マークを基準としたそれぞれの前記被加工領域の配列のオフセット、ローテーション及び直交度についての少なくとも一つを算出する算出工程と、 前記第1条件とは異なる第2条件下で、前記第1基板及び前記第2基板に対して表面を活性化させる表面活性工程と、 前記第2条件下で、前記第1基準マーク及び前記第2基準マークを観察しながら、前記算出工程の算出結果に基づいて前記第1基板と前記第2基板とを重ね合わせる重ね合わせ工程と、 を備えることを特徴とする基板張り合わせ方法。
IPC (3件)：
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18
FI (1件)：
H01L25/08 Z
引用特許：
出願人引用 (3件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM