テスト方法および半導体装置

発明者： , , , , , ,
出願人/特許権者：
代理人 (1件)：大日方富雄
公報種別：公開公報
出願番号（国際出願番号）：特願2001-351479
公開番号（公開出願番号）：特開2003-149300
出願日： 2001年11月16日
公開日（公表日）： 2003年05月21日
要約：

【要約】【課題】ウェハレベルもしくはチップレベルでいずれかのメモリをテストするテスト回路を、被テスト対象のメモリ以外のメモリを利用して構成することにより、高機能のテスタを使用せずにテスト可能なテスト方法を提供する。【解決手段】複数のメモリ回路(11)とこれらのメモリ回路間を任意に接続可能な可変接続手段(40)とを備えたシステムにおいて、上記複数のメモリ回路を上記可変接続手段により適宜接続するとともに上記メモリ回路に所定のアドレス入力に対して所定の論理結果に相当するデータを出力させるための真理値データを格納してテスト回路を構成し、該テスト回路を用いて他のメモリ回路をテストするようにした

請求項（抜粋）：

複数のメモリ回路を備えたシステムのテスト方法であって、上記複数のメモリ回路間を接続可能な可変接続手段を設定し、上記複数のメモリ回路のうちの所望のメモリ回路に、そのアドレス入力に対して所望の論理値に相当するデータを出力させるためのデータを上記可変接続手段を介して格納し、それによってかかる所望のメモリ回路をテスト回路となし、該テスト回路を用いて上記複数のメモリ回路のうちのテスト対象とされたメモリ回路をテストするようにしたことを特徴とするテスト方法。

IPC (4件)：

G01R 31/28 , G11C 29/00 , H01L 21/822 , H01L 27/04

FI (4件)：

G11C 29/00 Z , G01R 31/28 G , G01R 31/28 B , H01L 27/04 T

Fターム (17件)：

2G132AA08 , 2G132AB01 , 2G132AC14 , 2G132AK07 , 2G132AK14 , 2G132AL00 , 5F038DT03 , 5F038DT06 , 5F038DT15 , 5F038EZ20 , 5L106AA01 , 5L106AA02 , 5L106DD08 , 5L106DD22 , 5L106DD23 , 5L106EE02 , 5L106GG01

引用特許：

審査官引用 (2件)

半導体メモリチップ
公報種別：公開公報出願番号：特願2000-145101 出願人：インフィニオンテクノロジーズノースアメリカコーポレイション
半導体集積回路装置
公報種別：公開公報出願番号：特願平4-232003 出願人：三菱電機株式会社

前のページに戻る