エミュレーションコプロセッサ

発明者： ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-551315
公開番号（公開出願番号）：特表2002-517034
出願日： 1999年01月25日
公開日（公表日）： 2002年06月11日
要約：

【要約】ホストプロセッサ(48、152)およびエミュレーションコプロセッサ(50、150)を採用するコンピュータシステム(5)である。ホストプロセッサ(48、152)は、ホスト命令セットアーキテクチャによって定義される命令を実行するよう構成されるハードウェアを含み、エミュレーションコプロセッサ(50、150)は、ホスト命令セットアーキテクチャと異なる命令セットアーキテクチャ(「外部命令セットアーキテクチャ」)によって定義される命令を実行するよう構成されるハードウェアを含む。ホストプロセッサコア(48、152)は、オペレーティングシステムコードおよび、ホスト命令セットアーキテクチャ内にコード化されるアプリケーションプログラムを実行する。外部アプリケーションプログラムが起動されると、ホストプロセッサコア(50、150)は、エミュレーションコプロセッサコア(48、152)と交信して、エミュレーションコプロセッサコア(48、152)が外部アプリケーションプログラムを実行するようにする。したがって、外部命令セットアーキテクチャに従ってコード化されたアプリケーションプログラムは、ハードウェア内で直接に実行可能である。コンピュータシステム(5)は、異種のマルチプロセッシングシステムを特徴とし得る。エミュレーションコプロセッサ(50、150)が外部アプリケーションプログラムを実行している一方で、ホストプロセッサ(48、152)は、外部アプリケーションプログラムと関連しないオペレーティングシステムルーチンを実行することが可能であり、またはホストアプリケーションプログラムを実行することが可能である。

請求項（抜粋）：

コンピュータシステムのための装置であって、第1の命令セットアーキテクチャによって定義される第1の命令を実行するよう構成される第1のプロセッサ(48、152)を含み、前記コンピュータシステム(5)によって採用されるオペレーティングシステム(84)は、前記第1の命令を用いてコード化され、さらに、前記第1のプロセッサ(48、152)に結合される第2のプロセッサ(50、150)を含み、前記第2のプロセッサ(50、150)は、前記第1の命令セットアーキテクチャと異なる第2の命令セットアーキテクチャによって定義される第2の命令を実行するよう構成され、前記オペレーティングシステム(84)内で実行するよう設計されるアプリケーションプログラム(82)は、前記第2の命令を用いてコード化され、前記第2のプロセッサ(50、150)は、前記アプリケーションプログラム(82)を実行するよう構成され、前記第1のプロセッサ(48、152)は、前記オペレーティングシステム(84)を実行するよう構成され、前記第2のプロセッサ(50、150)は、前記アプリケーションプログラム(82)のためのオペレーティングシステムルーチン(94)の使用を検出すると前記第1のプロセッサ(48、152)と交信するよう構成される、コンピュータシステムのための装置。

IPC (2件)：

G06F 9/38 370 , G06F 15/16 620

FI (2件)：

G06F 9/38 370 C , G06F 15/16 620 G

Fターム (6件)：

5B013DD03 , 5B013DD05 , 5B045DD01 , 5B045DD12 , 5B045GG06 , 5B045GG09

引用特許：

審査官引用 (6件)

マルチプロセツサ制御方式
公報種別：公開公報出願番号：特願平3-315840 出願人：株式会社東芝
特開昭62-262158
特公平6-022001

全件表示

前のページに戻る