特許
J-GLOBAL ID：200903016940553813
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-098854
公開番号（公開出願番号）：特開平9-289288
出願日： 1996年04月19日
公開日（公表日）： 1997年11月04日
要約：
【要約】【課題】内部電源電位の変動を抑制でき、安定した内部電源電位を生成できる電源降圧回路を備えた半導体装置を提供することを目的としている。【解決手段】半導体チップ11中に第1,第2の電源降圧回路14-1,14-2を設け、これら電源降圧回路から出力される第1,第2の内部電源電位Vint1,Vint2の電位変動に対する位相が異なるようにしたことを特徴としている。第1の電源降圧回路と第2の電源降圧回路から出力される内部電源電位の変動が相殺されるので、電源線15-1に安定した内部電源電位Vint を供給できる。
請求項（抜粋）：
外部から与えられた電源電位を制御信号に応答して降圧し、第1の内部電源電位を生成して半導体チップの内部回路に供給する第1の電源降圧回路と、前記半導体チップ中に設けられ、外部から与えられた電源電位を前記制御信号に応答して降圧し、前記第1の内部電源電位と実質的に等しいレベルの第2の内部電源電位を生成して前記半導体チップの内部回路に供給する第2の電源降圧回路とを具備し、前記第1,第2の電源降圧回路から出力される第1,第2の内部電源電位はそれぞれ、電位変動に対する位相が異なり、前記第1の内部電源電位の変動と前記第2の内部電源電位の変動を相殺するように構成したことを特徴とする半導体装置。
IPC (3件)：
H01L 27/04
, H01L 21/822
, G11C 5/14
