TTL入力受けシュミット入力回路

発明者：
出願人/特許権者： ,
代理人 (1件)：大胡典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-067376
公開番号（公開出願番号）：特開2000-269789
出願日： 1999年03月12日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】プロセス変動によるヒステリシス幅への影響を小さくすることができ、電源立ち上がり時の貫通電流を防止することによりVN側もヒステリシスを持たせることが可能とり、ヒステリシス幅の広いTTL入力受けシュミット入力回路を提供すること。【解決手段】 TTL入力受けを可能とする初段インバータ(PMOS-Tr(P3(3)),PMOS-Tr(P4(4)),PMOS-Tr(P5(5)),PMOS-Tr(P6(9)),NMOS-Tr(N3(6)))と、VP側にヒステリシスを持たせる為のNM0S-Tr(N4(8))と、VN側にヒステリシスを持たせる為のPMOS-Tr(P5(5))とNM0S-Tr(N5(12))にて回路構成し、プロセス変動によるヒステリシス幅への影響を小さくでき、VN側もヒステリシスを持たせることができる。

請求項（抜粋）：

電源とグラウンド間に、第1および第2の導電型を有する一対の相補型MOSトランジスタを、それらのドレイン電極が共通となるように直列に接続してなり、共通接続されたゲート電極を入力端子とし、前記一対の相補型MOSトランジスタの共通ドレイン電極を出力端子とするインバータ回路と、このインバータ回路の前記入力端子および出力端子が入力側に接続される2入力NOR回路と、この2入力NOR回路の出力端子がゲート電極に接続され、前記電源および前記インバータ回路の出力端子にソース、ドレイン電極がそれぞれ接続された第1の導電型のMOSトランジスタと、前記2入力NOR回路の出力端子がゲート電極に接続され、前記インバータ回路の第2の導電型のMOSトランジスタおよび出力端子にソース、ドレイン電極がそれぞれ接続された第2の導電型のMOSトランジスタと、前記電源および前記インバータ回路の出力端子にソース、ドレイン電極がそれぞれ接続された第1の導電型のMOSトランジスタとを備えたことを特徴とするTTL入力受けシュミット入力回路。

引用特許：

審査官引用 (6件)

CMOSインバータの駆動方法及びシュミットトリガ回路
公報種別：公開公報出願番号：特願平8-322738 出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
特開昭63-144615
特開昭58-047323

全件表示

前のページに戻る