特許
J-GLOBAL ID:200903016989085599
高密度プラズマシステムを用いた半導体デバイスの平坦化方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
長谷川 芳樹 (外1名)
公報種別:公表公報
出願番号(国際出願番号):特願2000-548912
公開番号(公開出願番号):特表2002-515647
出願日: 1999年03月15日
公開日(公表日): 2002年05月28日
要約:
【要約】高密度プラズマシステムを用いて半導体デバイス上の層(18)を平坦化し、所望のエッチング対堆積比を有する犠牲層(24)を用いた半導体デバイス上の材料層を平坦化する方法が開示される。さらに、層の平坦化方法は、半導体製造プロセスに容易に組込み可能であり、局所的および大域的平坦化の両方を行うことが可能である。
請求項(抜粋):
RFバイアスがかけられるウェーハ支持体を有する高密度プラズマ化学気相堆積リアクタを用いてスパッタエッチングを行い、配線特徴部を有する半導体デバイス上に平坦な誘電体層を形成する方法であって、 該配線特徴部の上方に角をもつ面が形成される配線特徴部および基板上にギャップ充填酸化物層を堆積する第1の堆積ステップと、 所与のrfバイアスで前記ギャップ充填酸化物と等しいかまたはそれ以上のエッチング対堆積比を示す犠牲層を、該ギャップ充填酸化物層上に堆積する第2のステップであって、前記第2の堆積ステップ中に、基板に平行な層の部分のエッチング速度よりも大きな速度で、角をもつ面がエッチングされることにより、前記面を実質的(substantially)に後退させる第2の堆積ステップと、 前記犠牲層を実質的に除去するように該犠牲層をエッチングして、前記半導体上の層を実質的に平坦にするエッチングステップとを含む方法。
IPC (3件):
H01L 21/3065
, H01L 21/3205
, H01L 21/768
FI (3件):
H01L 21/302 L
, H01L 21/88 K
, H01L 21/90 P
Fターム (26件):
5F004AA11
, 5F004BB13
, 5F004BD04
, 5F004BD05
, 5F004DA01
, 5F004DA16
, 5F004DA17
, 5F004DA18
, 5F004DA22
, 5F004DA23
, 5F004DA25
, 5F004DA26
, 5F004DB02
, 5F004DB03
, 5F004EA31
, 5F004EB03
, 5F033QQ09
, 5F033QQ14
, 5F033QQ15
, 5F033QQ31
, 5F033RR04
, 5F033SS15
, 5F033SS19
, 5F033WW01
, 5F033WW04
, 5F033XX01
引用特許:
審査官引用 (5件)
-
特開昭60-091645
-
半導体集積回路装置の製造方法
公報種別:公開公報
出願番号:特願平6-126235
出願人:株式会社日立製作所
-
特開昭62-241334
-
特開平3-177022
-
プラズマCVD方法
公報種別:公開公報
出願番号:特願平7-208249
出願人:ソニー株式会社
全件表示
前のページに戻る