特許
J-GLOBAL ID：200903017034147219
表示装置用LSI
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2003-030279
公開番号（公開出願番号）：特開2004-240235
出願日： 2003年02月07日
公開日（公表日）： 2004年08月26日
要約：
【課題】メイン画面203及びサブ画面204を共通のデータ線駆動部203によって別々に駆動し、さらに、消費電力を低減する。【解決手段】データ線駆動部203は、メイン画面203及びサブ画面204で共通であり、さらに、CPU305からの表示データに応じた階調電圧をメイン画面203へ印加すると共に、メイン画面203の垂直帰線期間中に黒データ又は白データに応じた階調電圧をサブ画面204へ印加し、走査線駆動部202は、メイン画面203を走査するサブ画面204を走査すると共にメイン画面203の垂直帰線期間中にサブ画面204を走査する。【選択図】 図3
請求項（抜粋）：
複数の表示パネルを駆動するための表示装置用LSIにおいて、
表示データを外部プロセッサから受信するインタフェース回路と、
各表示パネルの駆動ライン数情報及び前記複数の表示パネルのうち前記表示データを表示すべき表示パネルを選択するため選択情報を保持する制御レジスタとを備え、
前記インタフェース回路は、前記表示パネルの駆動に先立って、前記各表示パネルの駆動ライン数情報及び前記選択情報を前記外部プロセッサから受信し、
前記制御レジスタは、前記表示パネルの駆動に先立って、前記外部プロセッサからの要求に応答して、前記各表示パネルの駆動ライン数情報及び前記選択情報を保持する表示装置用LSI。
IPC (3件)：
G09G3/36
, G09G3/20
, H04N5/66
G09G3/36
, G09G3/20 611A
, G09G3/20 612P
, G09G3/20 612T
, G09G3/20 621E
, G09G3/20 632Z
, G09G3/20 633Q
, G09G3/20 670D
, G09G3/20 680D
, H04N5/66 102B
5C006AC24
, 5C006AF04
, 5C006AF34
, 5C006AF44
, 5C006AF59
, 5C006AF67
, 5C006AF69
, 5C006AF73
, 5C006AF83
, 5C006BB16
, 5C006BC02
, 5C006BC03
, 5C006BC12
, 5C006BC16
, 5C006BF02
, 5C006BF16
, 5C006BF43
, 5C006FA05
, 5C006FA33
, 5C006FA47
, 5C058AA09
, 5C058BA01
, 5C058BA07
, 5C058BA21
, 5C058BA26
, 5C080AA06
, 5C080AA10
, 5C080BB05
, 5C080CC07
, 5C080DD26
, 5C080DD29
, 5C080EE26
, 5C080EE29
, 5C080FF07
, 5C080FF11
, 5C080GG12
, 5C080JJ02
, 5C080JJ04
, 5C080JJ06
, 5C080KK47
