特許
J-GLOBAL ID:200903017100659293
半導体集積回路の試験装置およびその試験方法
発明者:
,
,
,
出願人/特許権者:
,
代理人 (1件):
高田 守 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-264641
公開番号(公開出願番号):特開2003-075515
出願日: 2001年08月31日
公開日(公表日): 2003年03月12日
要約:
【要約】【課題】 A/D変換回路とD/A変換回路を有するミックス・ド・シグナルタイプの半導体集積回路について、A/D変換回路とD/A変換回路の試験を、高精度、高速で、しかも省スペースで行うことのできる半導体集積回路の試験装置とその試験方法を提案する。【解決手段】 被試験半導体集積回路と信号のやり取りを行うテスト回路基板の近傍にテスト補助装置(BOST装置)を設け、このテスト補助装置の試験用D/A変換回路と試験用A/D変換回路と、測定データメモリと、解析部とをそれぞれ別の回路基板に搭載する。
請求項(抜粋):
アナログ信号をデジタル信号に変換するA/D変換回路とデジタル信号をアナログ信号に変換するD/A変換回路を含んだ被試験半導体集積回路と信号のやり取りを行うように構成されたテスト回路基板、このテスト回路基板の近傍に配置され、それに接続されたテスト補助装置、および前記テスト補助装置に接続された試験機を備え、前記テスト補助装置は、デジタル試験信号を発生して前記被試験半導体集積回路のD/A変換回路に供給するデータ回路と、このデータ回路からのデジタル試験信号をアナログ試験信号に変換して前記被試験半導体集積回路のA/D変換回路に供給する試験用D/A変換回路と、前記被試験半導体集積回路のD/A変換回路のアナログ試験出力をデジタル試験出力に変換する試験用A/D変換回路と、前記被試験半導体集積回路のA/D変換回路からのデジタル試験出力と前記試験用A/D変換回路のデジタル試験出力を記憶する測定データメモリと、前記測定データメモリに記憶された前記各デジタル試験出力を解析する解析部とを有し、これらのデータ回路、試験用D/A変換回路、試験用A/D変換回路、測定データメモリ、および解析部が複数の回路基板に分設して構成され、前記試験機からの指示に基づいて前記デジタル試験信号と前記アナログ試験信号を含む試験信号を被試験半導体集積回路に与え、前記測定データメモリに記憶された各デジタル試験出力を前記解析部によって解析した解析結果を、前記試験機に与える半導体集積回路の試験装置。
IPC (4件):
G01R 31/316
, G01R 31/00
, G01R 31/28
, H01L 21/66
FI (4件):
G01R 31/00
, H01L 21/66 B
, G01R 31/28 C
, G01R 31/28 M
Fターム (27件):
2G036AA19
, 2G036AA27
, 2G036AA28
, 2G036BA40
, 2G036BB12
, 2G036CA10
, 2G132AA11
, 2G132AE11
, 2G132AE14
, 2G132AE18
, 2G132AE27
, 2G132AF00
, 2G132AF01
, 2G132AF18
, 2G132AG01
, 2G132AG08
, 2G132AJ02
, 2G132AL33
, 4M106AA01
, 4M106BA01
, 4M106CA02
, 4M106CA70
, 4M106DD03
, 4M106DD10
, 4M106DD23
, 4M106DJ17
, 4M106DJ21
引用特許: