特許
J-GLOBAL ID:200903017189263312

積層型セラミック電子デバイス及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 池内 寛幸 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-248113
公開番号(公開出願番号):特開平11-195554
出願日: 1998年09月02日
公開日(公表日): 1999年07月21日
要約:
【要約】【課題】 素子の上下面にパターン導体を配置する場合であっても高精度にかつ安価に配置することができ、研磨などの制約を受けず、厚み精度が高く、さらに電極の接着強度が高い積層型セラミック電子デバイスを提供する。【解決手段】 セラミック2と内部導体4とを積層してなる積層型セラミック電子デバイス1において、前記積層型セラミック電子デバイスの上下面のうちの少なくとも一方の面の一部に導体部3を有し、前記導体部と前記導体部以外の部分との段差dが、導体部の厚みtより小さい構成とする。
請求項(抜粋):
セラミックと導体金属とを積層してなる積層型セラミック電子デバイスにおいて、前記積層型セラミック電子デバイスの上下面のうちの少なくとも一方の面の一部に導体部を有し、前記導体部と前記導体部以外の部分との段差が、前記導体部の厚みより小さいことを特徴とする積層型セラミック電子デバイス。
IPC (8件):
H01G 4/30 301 ,  B32B 18/00 ,  H01G 4/12 346 ,  H01L 41/083 ,  H01L 41/08 ,  H01L 41/09 ,  H01L 41/22 ,  H05K 3/46
FI (8件):
H01G 4/30 301 A ,  B32B 18/00 B ,  H01G 4/12 346 ,  H05K 3/46 H ,  H01L 41/08 S ,  H01L 41/08 Z ,  H01L 41/08 C ,  H01L 41/22 Z
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る